ЦИФРОВОЙ ИНТЕГРАТОР Советский патент 1968 года по МПК G06J1/02 

Описание патента на изобретение SU218541A1

Известные цифровые интеграторы оперирующие С одноразрядными приращениями, содержат регистры подынтегральной функции, формирователь приращений интеграла, сумматоры И логические схемы.

Предложенный интегратор отличается от извест1ных тем, что содержит дополнительный регистр для задания в дополнительном коде емкости регистра формирования приращений интеграла и подключенную К иетегратору через ячейки запоминания знака кода подынтегральной функции и знака произведения подынтегральной функции на приращения аргумента логическую схему формирования сигнала 1на ввод числа из дополнительного регистра. Последний через схему преобразования прямого -кода дополнения в дополнительный, два клапана и сумматор включен ,в цепь циркуляции кода в регистре формирования приращений интеграла.

Такое выполнение интегратора позволяет повысить точность вычислений и расширить функциональные возможности за счет изменения В процессе работы емкости регистра формирования приращений интеграла.

На чертеже .приведена схема интегратора.

Он .содержит узлы обычного цифрового интегратора / и схему ввода дополнений, обеспечивающую задание произвольной емкости и состоящую из регистра 2 дополнений, схемы 3

преобразования .прямого кода дополнения в дополнительный, клапана 4 ввода кода дополнения, клапа иа J ввода д,ополнительного кода дополнения, су.мматора 6 дополнений, ячейки 7 запоминання знака кода у, схемы 8 определения знака произведения у dx и схемы 9 образования сигнала на ввод дополнения.

В регистре 2 хранится код, соответствующий дополнению требуемого значения А до значения 2 . Этот код в процессе вычислений суммируется с содержимым регистра 10 (цепь 2-4-6) или вычитается из него (цепь 2-3- 5-6), так что «действующее значение ем1кости регистра 10, которое определяет масщтаб выходной величины, оказывается равным Л. Дополнение 2 - Л вводится в регистр 10 яри появлении первого приращения dx, а также при появлении этого приращения после

образования прнращения dz на выходе интегратора. Сигналом на ввод дополнения является и.Мпульс на выходе ячейки // или 12 схемы 9 в зависимости от знака произведения у dx. Знак произведения y-dx, в свою очередь, определяется схемой 8. Каждый из импульсов dz устанавливает схему 9 в исходное состояние. Первый сигнал любого знака, приходящий после этого на вход схемы 9, вызывает появление сигнала соответствующего

Похожие патенты SU218541A1

название год авторы номер документа
ИНТЕГРАТОР ДЛЯ ПАРАЛЛЕЛЬНОЙ ЦИФРОВОЙ ИНТЕГРИРУЮЩЕЙ МАШИНЫ С ЭЛЕКТРОННОЙ КОММУТАЦИЕЙ 1973
  • И. Л. Скролис Ю. В. Чернухин Таганрогский Радиотехнический Институт
SU388278A1
НЕПРЕРЫВНЫЙ ЦИФРОВОЙ ИНТЕГРАТОР 1969
SU241121A1
Интегроарифметическое устройство 1990
  • Блинова Людмила Михайловна
  • Брюхомицкая Людмила Юрьевна
  • Лучинина Элеонора Григорьевна
SU1784975A1
Стереоавтограф 1960
  • Чигирев А.А.
SU147841A1
Цифровой интегратор 1975
  • Тарануха Виталий Модестович
SU650084A1
ЦИФРОВОЙ ИНТЕГРАТОР 1968
SU213416A1
Цифровой интегратор 1985
  • Денисьев Борис Николаевич
SU1365081A1
Устройство для цифрового дифференцирования 1975
  • Липкин Абрам Аронович
  • Агибалов Валерий Иванович
SU608145A1
Цифровая интегрирующая структура 1980
  • Гузик Вячеслав Филиппович
  • Иванов Василий Пантелеевич
  • Криворучко Иван Михайлович
SU960842A1
Модуль интегрирующей вычислительной структуры 1984
  • Гузик Вячеслав Филиппович
  • Криворучко Иван Михайлович
  • Богачева Елена Николаевна
SU1257641A1

Иллюстрации к изобретению SU 218 541 A1

Реферат патента 1968 года ЦИФРОВОЙ ИНТЕГРАТОР

Формула изобретения SU 218 541 A1

SU 218 541 A1

Даты

1968-01-01Публикация