ДВУХРАЗРЯДНЫЙ КОМБИНАЦИОННЫЙ СУММАТОР Советский патент 1973 года по МПК G06F7/50 

1

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств цифровых вычислительных машин.

Известен комбинационный сумматор, реализующий функции суммы, отрицания логического умножения, логического сложения, построенный на элементах , содержащий схемы формирования функции (aV))

(), схему формирования переноса и схему формирования суммы, снимаемой с двух выходов.

К недостаткам известного сумматора относятся небольшой набор логических операций, отсутствие возможности реализации схемы ускорения переноса, большое количество разрядных связей, необходимость объединения двух выходов сумматора для получения суммы.

Предлагаемый сумматор отличается от известного тем, что он содержит две схемы формирования функций () первого и второго разрядов и две схемы формирования функций

() первого и второго разрядов, входы которых соединены с выходами схем формирования функций (), (ауЬ}, а выходы схем формирования функций () подключены

к одному из входов схем формирования функций () и (), на вторые входы которых подключены шины операндов а и Ь.

Это позволило увеличить количество логических операций, выполняемых сумматором, реализовать схему ускорения переноса, уменьшить количество разрядных связей.

На чертеже изображена схема предлагаемого сумматора.

Нервый (второй) разряд сумматора состоит

из схемы / и 1 формирования функций (); схемы 2 и 2 формирования функ i;

ций (); схемы 3 и 3 формирования функций (); схемы 4 и 4формирования функций ui&iX/ l l (2b2V 2b2);

схемы 5, б и 56 формирования переноса; схемы 7, 8, 9 н Т, 8, 9 формирования суммы; выходы схем 5, 6, 8, 9 и 5, 6, 8, 9 объединены и через резисторы подключены к источнику питания. На входы 10 и 11 подается

прямой или обратной код первого операнда

(а), на входы 12 и 13 - прямой код второго операнда (Ь), на вход 14-отрицание переноса (Cn-i). Сумма и результат логических операций снимаются с выходов 15 и 16, перенос в следующую группу из двух разрядов (Cri+i) -- с выхода 17. На входы 18-21 подаются управляющие сигналы, сочетание которых определяет реализуемую сумматором функцию. Выходы 22 и 23 используются при построении группового переноса. На вход схемы / и / с входа 18 подается управляющий сигнал, имитирующий на выходе схемы «единицу функции На вход схемы 2 и 2 с входа 19 подается управляющий сигнал, имитирующий на выходе схемы «единицу функции aV и «единицу переноса в первый разряд. На вход схемы 5 и с входа 20 подается управляющий сигнал имитирующий на выходе схемы 5 и 5 единицу функции aV b. Схема формирования переноса первого разряда схемы 5, 6 формирует функцию Сп в зависимости от операндов а„, Ьп, и отрицания переноса , поступающего из предыдущего разряда. с„ : ( с; V (i VbJK V ) X X к V ь„}. Если и йпУЬп 1, то , т. е. при подаче управляющего сигнала, имитирующего «единицу функции и «единицу переноса, в первый разряд будет возникать перенос во второй разряд. Схема формирования переноса второго разряда формирует функцию Cn+i в зависимости от операндов On+i, bn+i и переноса поступающего из первого разряда по следующей зависимости:С„+1 (а„+1 V &«+1)С„ V (а«+1 V n+i) X X (fln+i ) («+1 V «+i). „..,, , f п Если Сп 1а 1, то С„+1 0, Сп+1 1, т. е. при подаче управляющего сигнала, имитирующего «единицу функции fln-i-iV n-bb и при поступлении переноса из первого разряда будет возникать перенос из второго разряда. При подаче управляющего сигнала на вход 21 на выходе схем 4 и 5 имитируется «единица функции Cn+i или «нуль функции Сп+1) выход схемы формирования суммы второго разряда не зависит от переноса, поступающего на вход схемы формирования суммы второго разряда. Таким образом, при подаче на вход 21 управляющего сигнала запрещается перенос в нечетный разряд Сп+1 и запрещается воздействие сигнала переноса на схему формирования суммы четного разряда. Наличие управляющего сигнала соответствует «нулю кода управляющего сигнала. Функция суммы снимается с выходов 15 и 16 при отсутствии управляющих сигналов. Для создания схемы группового переноса выходы 22, 23 нескольких сумматоров подсоединяют на входы элемента «И - «НЕ, выход которого подсоединяется к выходу 17. На вход этого элемента подается также сигнал с выхода переноса первого разряда группы (схемы 5, 6. Предмет изобретения Двухразрядный комбинационный сумматор, содержащий схемы формирования функций (), () первого и второго разрядов, связанные с шинами управляющих сигналов схемы формирования переноса первого и второго разрядов и схемы формирования суммы первого и второго разрядов, отличающийся тем, что, с целью расщирения функциональных возможностей, упрощения и повыщения быстродействия, он содержит две схемы формирования функций ( первого и второго разрядов и две схемы формирования функццй ( первого и второго разрядов, входы которых соединены с выходами схем формироания функций (), (, а выходы схем ормирования функций () подключены одному из входов схем формирования функий () и (, на вторые входы которых подключены щины операндов а и 6.

П

-18

42

40