Устройство для вычисления обратного кругового синуса Советский патент 1975 года по МПК G06F15/20 

1

Изобретение относится к вычислительной технике, в частности, к устройствам для вычисления элементарных функций.

Известно устройство для вычисления обратного кругового синуса, содержащее первый, второй, третий и четвертый сумматоры-вычитатели, выходы и первые входы .которых соединены с входами и выходами соответственно первого, второго и первыми выходами третьего и четвертого сдвиговых регистров, запоминающий блок, выход которого соединен с вторым входом первого сумматора- ычитателя, блок управления, выходы которого соединены с управляющими входами сдвиговых регистров и входом выборки запоминающего блока.

Цель изобретения - повышение точности с одновременным расширением интервала изменения аргумента и увеличение технологичности устройства.

Достигается это тем, что устройство содержит пятый и шестой сдвиговые регистры, триггер и блок счета итераций, причем выходы пятого и шестого сдвиговых регистров соединены соответственно со -эторыми входами второго, четвертого и третьего сумматоров-вычитателей, выход знакового разряда второго сдвигового регистра через триггер соединен с третьими входами сумматоров-вьиитателей, входы пятого и шестого сдвиговых регистров соединены со вторыми выходами соответственно третьего и четвертого сдвиговых регистров, а блок счета интеграции соединен двухсторонней связью с блоком управления.

На чертеже приведена блок-схема устройства.

Устройство для вычисления обратного кругового синуса содержит сумматоры-вычитатели 1-4, первый сдвиговый регистр 5, второй сдвиговый регистр 6, третий сдвиговый регистр 7, четвертый сдвиговый р егистр 8, пятый сдвиговый регистр 9, шестой сдвиговый регистр Ю, запоминающий блок 11, триггер 12, блок управления 13, блок счета итераций 14, знаковый разряд 15 второго сдвигового регистра 6.

Устройство реализует вычисление обратного кругового синуса 9(irCSiHy в виде системы разностных рекуррентных соотно шений для двоичной системы счисления с фиксированной запятой . Zj., y-Vj., Xj-gjXj2 Г-i-l при Ctj Si9n2j | J,Q ,l,...,n N/i-y COS9 VVXft Xj,, Xj-qiyj.2 Qj-vrQj aj- S 9 - arc sin у Ч-пЛ- -)В запоминающем блоке 11 хранятся значения угловых приращений 01 arttg 2 с поразрядной выборкой по каждому такто вому импульсу, приходящему из блока уп равления 13 на вход выборки (чтения) запоминающего блока 11. Блок управления 13 состоит из генера тора тактовых импульсов, распределителя и формирователя. Блок счета итераций 14 состоит из дещифратора, счетчика и логических схем. Устройство для вычисления обратного кругового синуса работает следующим образом. Первоначально в сдвиговых регистрах 5 и 8 находятся нулевые значения (все разряды незначащие). В. сдвиговый регистр 7 заносится значение обратной величины коэффициента уд.линения вектора ( 1/К ). в сдвиговый регистр 6 заносится значени аргумента Y . С выходов схемы управления 13 поступают в каждой итерации серии тактовы сдвигающих импульсов на управляющие входы сдвиговых регистров 5-10 и вход выборки запоминающего блока 11. Содержимое сдвиговых регистров 5-8 суммируется или вычитается в сумматорах-вычитателях 1-4, а полученный результат последовательно запи ;ывается в старшие разряды сдвиговых регистров 5-8, которые в процессе сдвига освобождаются от предыдущего содержимого. Каждое соотношение приведенного алгоритма решается последовательно в итерации. Б каждой итерации все соотношения рещаются параллельно. Для обеспечения точности в последнем П -ом двоичном разряде необходимо число итераций, равно П+ 1. С помощью сдвиговых регистров 9, 10 и сумматоров-вычитателей 4, 3 выполняется перекрестное сложение-вычитание сдвинутых переадресованных составляющи По значению знакового разряда 15 сдвигового регистра 6, триггер 12, служащий для определения цифры псевдочастного о : , (оператора поворота тригонометрического вектора), устанавливается в требуемое состояние, которое определяет режим суммирование-вычитание в сумматорах-вычитателях 1-4. Для выполнения условия сходимости итерационного процесса по указанному алгоритму в устройство дополнительно введен блок счета итераций 14, который управляет повторением по два раза итераций, номера которых кратны трем. В этом случае обеспечивается выполнение условий сходимости итерационного процесса 3 at{П4 ZX, где р 1, 2, 3 ... В повторяемых по два раза итерациях с номерами, кратными трем, число сдвигов и угловое приращение 0(; не изменяются, а значение цифры псевдочастного повторяемых итерациях может быть различным. Блок счета итераций 14 считает номера итераций и при итерации, следующей за итерацией, номер которой кратен трем, не выдает в блок управления 13 сигнал перехода к следующему числу сдвигов. Выдача этого сигнала производится после повторения итерации. В конце итерационного процесса в сдвиговом регистре 5 находится искомый уголобратный круговой синус, в сдвиговом регистре 7 - значение косинуса искомого угла, в сдвиговом регистре 8 - приближение к заданному аргументу, т. е. значение синуса искомого угла, а в сдвиговом регистре 6 - нулевое значение,. Время получения обратного кругового синуса и одновременно его косинуса равно в тактах Т (n- - Tit{-|-})(n + m ) , где m - число дополнительных разрядов сдвиговых регистров для компенсации по- грещности округления. Параллельно-последовательная структура устройства обладает схемной простотой, большой однородностью и регулярностью связей между стандартными схемными цифровыми элементами, что отвечает требованиям интегральной технологии. Предмет изобретения Устройство для вычисления обратного кругового синуса, содержащее первый, второй, третий и четвертый сумматоры-вычи-

татели, выходы и первые входы которых соединены с входами и выходами соответственно первого, второго и первыми выходами третьего и четвертого сдвиг-овых регистров, запоминающий блок, выход которого соединен со вторым входом первого сумматора-вычитателя, блок управления, выходы которого соединены с управляющими входами сдвиговых регистров и входом выборки запоминающего блока, о т л и ч а ющ е е с я тем, что, с целью повышения точности с одновременным расширением интервала изменения аргумента устройства, оно содержит пятый и шес1-ой сдвиговые регистры, триггер и блок счета итераций, причем выходы пятого и шестого сдвиговых регистров соединены соответственно с вторыми входами второго, четвертого и третьего сумматоров-вычитателей, выход знакового разряда второго сдвигового регистра через триггер соединен с третьими входами сумматоров-вычитателей, входы пятого и шестого сдвиговых регистров соединены со вторыми выходами соответственно третьего и четвертого сдвиговых pej-истров, а блок счета итераций соединен двухсторонней связью с блоком управления.