Квазистатическая ячейка памяти Советский патент 1976 года по МПК G11C11/40 

(54) КВАЗИСТАТИЧЕСКАЯ ЯЧЕЙКА ПАМЯТИ

В режиме записи на разрядную шину 13 подается потенциал, соответствующий логической «1. Код записываемой информации определяется выбираемой адресной шиной. При записи логического «О потенциал, соответствующий уровню логического «О, подается на адресную шину нуля 11, при записи адресную шину единицы 12, что приводит к запиранию одного из коммутирующих транзисторов 7, 8 и отпиранию одного из управляющих транзисторов 5, 6. Поскольку в плече триггера, к которому подключен открытый управляющий транзистор, при записи противоположного кода переключающий транзистор триггера и коммутирующий транзистор закрыты, то на удельную крутизну (размер) управляющего транзистора не накладываются ограничения и запись информации производится так же, как и в динамических ячейках памяти: путем заряда узловой емкости в плече триггера через управляющий транзистор.

В режиме считывания потенциал на разрядной шине 13 соответствует логическому «О. Разрешающий сигнал, соответствующий логическому «О, подается на адресную шину единицы 12. Если в ячейке хранится логическая «1, то управляющий транзистор открыт и через него протекает ток. Если в ячейке хранится логический «О, то управляющий транзистор закрыт и ток через него отсутствует. Поскольку в режиме считывания «О управляющий транзистор, переключающий транзистор триггера и коммутирующий транзистор закрыты, узловая емкость в этом плече триггера может заряжаться с постоянной времени, определяемой токами утечки. Поэтому на длительность управляющего сигнала в режиме считывания могут накладываться ограничения сверху.

Основным достоинством квазистатической ячейки памяти является возможность изготовления всех транзисторов ячейки минимальных размеров, что связано с отсутствием ограничений на соотнощения размеров транзисторов для режима записи. Это приводит к уменьщению активной площади на кристалле (приблизительно в два раза по сравнению с прототипом), а следовательно, к увеличению процента выхода годных и надежности схемы. Площадь, занимаемая ячейкой на кристалле, при этом не увеличивается.

Поскольку в предлагаемой ячейке отношение удельных крутизн управляющего транзистора и переключающего транзистора триггера меньше в 2-3 раза, че.м в прототипе, то ее помехоустойчивость в режиме считывания увеличивается. В режиме записи помехоустойчивость ячейки также увеличивается и становится равной помехоустойчивости в режиме хранения.

Формула изобретения

Квазистатическая ячейка памяти, содержащая триггер, выполпенный на двух переключающих и двух нагрузочных МДП-транзисторах противоположного типа проводимости, и управляющие элементы, выполненные на

МДП-транзисторах, стоки которых подключены к стокам переключающих транзисторов, истоки - к разрядной шине, а затворы - к адресны.м шинам, отличающийся тем, что, с целью уменьшения активной плошади

ячейки, звеличения ее помехоустойчивости и надежности в работе, она содержит коммутирующие элементы, выполненные на МДП-транзисторах противоположного типа проводимости с управляющими транзисторами, стоки которых подключены к истокам нагрузочных транзисторов триггера, истоки- к шине нулевого потенциала, а затворы соединены с соответствующими адресными шинами.

Источники информации, принятые во внимание при экспертизе:

1.Патент США № 3641511, кл. 340-173, 1972.

2.Патент США Л 3521242, кл. 340-173, 1970.

а

П

UK

Ди

риг. 2

1 Г

t

Фиг.З