Преобразователь двоично-десятичного кода в последовательный двоичный код Советский патент 1977 года по МПК G06F5/00 

К тактовым выходам, распределителя импул сов, а третья группа входов соединена с циклическими выходами распределителя импульсов, первый тактовый выход которого соединен с первым входом первого элемента И и первым управляющим входом последовательного сумматора, рторой управляющий вход ко торого соединен с последним тактовым выходом распределителя импульсов,первый цикли ческий выход которого соединен со вторым входом первого элемента И, выход которого соединен с первыми входами второго и третьего элементов И, выходы которых подключены соответственно ко входам устаиовки в нуль и единицу последовател кого сумматора, счетный вход которого соединен с выходом коммутатора, прямой и инверсный выходы последовательного сумматора соединены соответственно с первыми входами четвертого и пятого элэментови/вы ходы которых соединены с входами элемента ИЛИ, выход которого соединен с выходной шнной, вторые ВХОДЫ второго и четвертого элементов Исоединаны с инверсным выходом триггера, вторыа входы третьего и четвертого элементов И соединены с прямым выходом триггера. Преобразователь представлен на чертеже Он содержит последовательный сумматор 1, коммутатор 2, регистр 3, распределитель имлудьсов 4, логические элементы , 6, 7, 8, 9, элемент И ли 10, триггер 11. Преобразователь работает следующим образом. Команда о начале преобразования устанавливается в нулевое состояние распре делитель импульсов 4, при этом он пропускает на свой вход f-g . Распределитель импульсов представляет собой устройство, которое вырабатывает количество циклов, равное числу разрядов преобразованного двоичного кода. Е каждом, цикле долишо вырабатываться количество тактов не менее наибольшего числа слагаемых при формировании двоичных разрядов с учетом суммы переноса при формировании предыдущих двоичных разрядов. Первым тактом в каждом цикле производится сдвиг содерлшмого сумматора на один разряд вправо. Разрядность сумматора определяется из алгори ма и зависит только от разрядности преобразуемого двоично-десятичного кода. Например, для 5-разрядного двоично-десятичного кода емкость сумматора должна быть равна 13, следовательно разрядность равна 4, для 8-разрядного - 24, следовательно разрядность сумматора равна 5. Первым тактом, в первом цикле и в зависимости от знака преобразуемого кода сумматор устанавливается в нулевое или же в едзшичное состояние через элементы И 5, 6, 7. Если преобразуемое число положительное, то через элемент И 5 проходит на установку сумматора в нулевое состояние. Опрашивается коэффициент при 2 , т.е. козффициент а . Опрос и формирование двоичных эквивалентов производится коммутатором 2, Значение коэффициента Xj подается на счетный вход сумматора. Последним тактом в первом цикле информация с прямого выхода сумматора черев схему совпадения 8 поступает в выходное устройство 10. Этот процесс повторяется до конца преобразования. Концом последнего цикла перекрывается вход временного распределителя. Если преобразуемое число отрицательно, то через элемент И 6 проходит на установку сумматора в единичное состояние. При преобразовании отрицательного числа на выходе устройства будет дополнительный двоичный код. Цель установки сумматора в единичное состояние можно пояснить. Из определения: V-° в соответствии с алгеброй Буля можно записать:jпрпр ) код преобразованного т.е. дополнительный двоичного ч.ксла можно получить вычитанием, единицы младщего разряда с последующей инверсией. Процесс преобразования анологичен описанному выще. Только к эле.менту ИЛИ 10 подключается через элемент и 9 инверсный выход Q сумматора, Допустим необходимо преобразовать двоично-десятичный КО.Д O-t-f-JHOOi rg Iv.. 2 2 2 2 и , °. Для преобразования двухразрядного двоично-десятичного кода потребуется устройство, содержащее последовательный сумматор ем.костью не менее восьми, т. е. трехразрядный. Врем.енный распределитель должен вырабатывать семь циклов и в каждом цикле не менее восьми тактов. Эффективность предлагаемого изобретения заключается в расщирении класса реща емых задач (прототип рещает задачу преобразования только положительных кодов, а предлагаемый преобразователь рещает дополнительно задачу преобразования отрицательных кодов), а также в уменьщении объема оборудования при реализации. Формула изобретения Преобразователь двоично-десятичного кода в последовательный двоичный код, содержащий последовательный сумматор, распределитель импульсов, информационный