Делитель частоты на 1,5 Советский патент 1977 года по МПК H03K23/02 

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА 1,5 pa и единичный первого коммугаив ояного триггера соедитиены со входами BTI рого элемента И-НЕ. На чертеже предсгавяена структурная электрическая схема делителя частоты на 1,5/ Устройство содержит элемента 1 и 2, 3 и 4 И-НЕ, пипарно образующие первый и второй коммутационные триггеры, элемента 5 и 6, 7 и 8 И-НЕ/яопарно образующие первый и второй тртггеры памяти, элементы 9, 10 И-НЕ, входную 11 и выходную 12 шины, Устройство работает следуюошм образом В исходном состоянии первый|триггер памяти находится в единичном состоянии, а второй - в нулевом состоянии. Тактирующий сигнал, поступающий на входную шину 11, ртсугствует (равен логическому нулю), при этом на выходах элементов 1, 2, 3, 10, 4, 6 и TI будет сигнал, равны логической единице, на выходах остальных элементов - сигнал, равный логическому нулю. С приходом первого тактирующего импульса открывается элемент 2 и на его выходе появляется сигнал, равный логическому нулю, Который через элемент 9 поступает на выходную шину 12 и устанавливает первый триггер памяти в нулевое состояние. Наличие связи с выхода элемента 2 на входы элементов 1 и 4 препятствует появлению На выходах этих элементов сигнала, равного логическому нулю в момент действия тактирующего сигнала. Посла окончания действия тактирующего .импульса подготовленным к открыванию оказывается эле мент 4, поэтому с приходом второго тактирующего импульса, на его выходе появляется сигнал, равный логическому нулю, который устанавливает второй триггер памяти в единичное состояние. Наличие связей с выхода элемента 4 на входы элементов 3 и 1О препятствует открыванию этих элементов в момент действия тактирующего импульса. После окончания действия так тируюшего импульса на выходе элемента 3 по являе.тся сигнал, j равный логическому нулю, который через элемент 9 поступает на выходную I шину 12,. Подготовленным к от крыванию оказывается элемент 10, С приходом третьего тактирующего импульса на выходе элемента 1О появляется сигнал, рав ный логическому нулю, который устанавлив первый триггер памяти в единичное состояние и закрывает элемент 3. Наличие связей с выхода элемента 10 на входы элементов 2, 4, 8 препятствует появлению на выходах этих элементов сигнала, равного логическому нулю в момент действия тактирующего импульса. При атом сигнал, равньтй логическому нулю, с выхода элемента 5 устанавливает второй триггер памяти в нулевое состояние. После окончания действия тактирующего импутаса схема возвращается в исходное состояние. Таким образом, на три входных импульс ia схема выдает два выходных т.е. происходит деление частоты на l,5j;причем выходные сигналы формируются через равные интервалы времени. Формула и 3 6 б р е т е н и я Делитель частоты на 1,5, содержащий триггеры памяти, коммутационные триггеры и элементы И-НЕ, причем 1 левой выход первого триггера памяти соединен с нулевыми входами первого комму тедионного триггера и второго триггера памяти, единичный выход первого коммутационного триггера соединен с нулевым входом первого триггера памяти и с единичным входом второго коммутационного триггера, единичный выход которого соединен с единич- , ным входом второго триггера памяти и с первым входом первого элемента И-НЕ, выход которого соединен с единичными входами триггеров памяти и с единичным входом первого коммутационного триггера, еШничный выход второго триггера памяти соединен с нулевым входом второго коммутационного триггера и со вторым входом первого элемента И-НЕ, а единичные входы KOM-V мутационных триггеров и третий вход первого элемента И-НЕ подключены к входной шине, отличающийся тем, что, с целью повышения надежности рабопл устройства, нулевой выход первого триггера памяти соединен с единичным входом второго коммутационного триггера, выход первого элемента И-НЕ соединен с нулевым и единичным входами второго коммутационного триггера, а нулевой выход второго коммутационного триггера и единичный вы- i ход первого ком.мутационного триггера соединены со входами второго элемента И-НЕ.