Запоминающее устройство Советский патент 1977 года по МПК G11C11/00 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропрограммных автоматах и устройствах управления цифровых вычислительных машин.

Известны запоминающие устройства 1J, содержащие резисторные элементы памяти, размещенные в перекрестиях адресных и разрядных щин, подключенных соответственно к дещифратору адреса и через усилители считывания и логические элементы к выходам устройства.

Однако в указанном устройстве число резисторных элементов памяти соответствует числу единичной информации, содержащейся в матрице, что приводит к недостаточной информационной эффективности, избыточности оборудования и ограничению применения устройства.

Известны также запоминающие устройства 2J, наиболее близкие по технической сущности к изобретению, содержащие элементы памяти, размещенные в перекрестиях адресных и разрядных щин, подключенных соответственно к дещифратору адреса и через элементы развязки к шине нулевого потенциала, и.1ину считывания и элементы И-НЕ.

Однако в данном устройстве элементы памяти в певыбранных адресных iniurax влияют на уровень сигналов считывания выбранных адресных щин, что снижает помехозащищенность и надежность устройства. Поскольку в матрице в качестве двоичной информации считывается только одно номинальное значение, соответствующее двоичной единице, а отсутствие элемента соответствует двоичному нулю, это приводит к избыточности оборздования и недостаточной информационной эффективности запоминающего устройства.

Цель изобретения - расщирение области применения устройства.

Это достигается тем, что в предлагаемое запоминающее устройство введены аналогоцифровые преобразователи, одни из входов

которых подключены к разрядным щинам, а другие - к щине нулевого потенциала, выходы аналого-цифровых преобразователей подсоединены к одним входам элементов И-НЕ, другие входы которых подключены к щине

считывания.

Па чертеже представлена функциональная схема предложенного устройства.

Устройство содержит элементы 1-У памяти, размещенные в перекрестиях адресных 10-12

и разрядных 13-15 щин, подключенных соответственно к дещифратору 16 адреса и через элементы 17-19 развязки к щиие 20 нулевого потенциала, элементы И-ПЕ 21-32 и аналого-цифровые преобразователи 33-35, одни из

входов которых соединены с разрядными ишнами 13-15, а другие из входов - с шииой 20 нулевого иотенциала. Выходы иреобразователей 33-35 иодключены через одни из входов элементов И-НЕ 21-32 к выходам 36-47 устройства, другие из входов элементов И-НЕ 21-32 совместно подсоединены к шине 48 считывания устройства, в котором носледовательно с каждым элементом 1-9 памяти включен полупроводниковый диод 49-57. Устройство содержит также шины входного сигнала 58, кода адреса 59-60, пуска 61 и установки 62 в исходное состояние устройства.

Работает устройство следуюш,им образом.

Для приведения устройства в исходное состояние по шине 62 установки в исходное состояние поступает входной импульсный сигнал, по которому на выходах аналого-цифровых преобразователей 33-35 устанавливается нулевая информация с низким уровнем потенциала. На шинах 48 считывания, кода адреса 59, 60 и пуска 61 присутствуют низкие уровни потенциалов, а на выходах элементов И-НЕ 21-32 и соответственно на выходах 36-47 устройства - высокие уровни потенциалов, соответствующие нулевой информации. При поступлении по шинам 59, 60 кода адреса «01 на входе дешифратора 16, шина 58 источника сигнала подключается к адресной шине 10. На разрядных шинах 13-15 устанавливаются значения уровней напряжения, определяемые номинальными значениями элементов 1, 4 и 7 памяти, которые проходят на входы преобразователей 33-35. После этого на шину 62 пуска поступает импульсный сигнал запуска преобразователей 33-35, по окончании работы группы логических элементов И-НЕ 21- 24, 25-28 и 29-32 подготавливаются коды, соответствующие поминальным значениям элементов 1, 4, 7 памяти.

Полупроводниковые диоды 49, 52 и 55 служат для исключения взаимного влияния на работу преобразователей 33-35 при кодировании ими уровней напряжения, задаваемых резисторными элементами 1, 4, 7.

Таким образом, в предложенном устройстве вырабатывается 12-ти разрядный код информации при считывании с трех элементов памяти. В известном же устройстве для получения такой же информационной эффективности требуется семь элементов памяти, для вырабатывания единичной информации и пять неиспользованных ячеек памяти, задающих нулевую информацию.

В предлагаемом устройстве этот эффект достигается за счет только трех ячеек памяти при 100%-ном использовании их.

Формула изобретения

Запоминающее устройство, содержащее элементы памяти, размещенные в перекрестиях адресных и разрядных шин, подключенных соответственно к дешифратору адреса и через элементы развязки к шине нулевого потенциала, шину считывания и элементы И-НЕ, о тличающееся тем, что, с целью расширения области применения устройства, оно содержит аналого-цифровые преобразователи, одни из входов которых подключены к разрядным шинам, а другие - к шине нулевого потенциала, выходы аналого-цифровых преобразователей подключены к одним входам элементов И-НЕ, другие входы которых подключены к шине считывания.

Источники информации, принятые во внимание при экспертизе

1.Патент Швейцарии № 534411, М. кл. G НС, 17/00,06.08.71.

2.Авторское свидетельство СССР № 344506, кл. G ПС, 17/00, 1971.