Устройство для контроля постоянных блоков памяти Советский патент 1978 года по МПК G11C29/00 

(54) УСТРОЙСТВО. ДЛЯ КОНТРОЛ.Я ПОСТОЯННЫХ БЛОКОВ -ПАМЯТИ,,

тарших разрядов (с пч- 1-го по 2п-ый разряд), лементы 2И-ИЛИ 7,. имеющие входы 8-11, оединенные соответственно с выходами 3, 5, и 6 счетчика 2, и выходы 12, подключенные соответственно ко входам эталонного блока памяти 13 и выходам 14 устройства. Устрой- ство также содержит блок сравнения 15 и блок индикации 16, Входы блока 15 соединены с выходами блока 13 и входами 17 устройства, а его выход - со входом блока иидикации 16. Ко входам 17 и выходам 14 устрой- j ства подключается проверяемый блок памяти

i8.;., .. .;,; ., .. . ;

Устройство pa6oTaieT следующим образом.

Предположим, что в рассматриваемый момент, времени счетчик 2 находится в нулевом состоянии. Тогда с ёыхода 3 счетчика 2 разрешающий уровень поступает на входf 8 эле ментов 2И-ИЛИ 7; а запрещающий уровень с выхода 4 счетчика 2 поступает ка входы .10 элементов 2Й-ИЛИ 7., Сигналы с.выходов 5 счет- то чика 2 поступают на входы 9 а сигналы с ыходов 6 поступают на входы 11 элементов Й-ИЛИ 7, При этом йа выходах 12 элементов И-ЙЛИ 7 устанавливается код адреса, соотетствук щий выходам 5 счетчика 2, т. е. О0...0р. обоих блоков ламяти 13 и 18 производится читывание соответствующей этому адресу информаадн, которая С выхода каждого из них поступает на соответствующие входы блока сравнения 15, вырабатывающего при различии Сравниваемых данных выходной сигнал, посту- зо пающий на блок индикации 16.

При идентичности считанной с обоих блоков 13 и 18 информации на выходеблока сравиеимя 15 сигнал не вырабатывается импульс генератора 1 меняет состояние счетчика 2 на. единицу, т. е. на выходе 3 нулевого разряда счетчика 2 устанавливается запрещающий уровень, а на выходе 4 устанавливается разрешающий уровень.

- -40

При этом на выходе 12 элементов 2И-ИЛИ 7 устанавливается код адреса, ссютветствуюШ.ИЙ выходам 6 п старших {Разрядов счетчика 2, опять 00..;00, т. е. после обращения по нулевому адресу в первом, такте, во втором/такте обращенное производится опять по нулевому ад АЬ j)ecy. Вновь производится вчитывание с обоих блоков памяти 13 и 18 сравнение считанной информации, и в случае ее идентичности еле-, дующий импульс генератора 1 увеличивает сое Тояние счётчика адресов на еднницу.

В этом такте производится обращение по первому адресу блоков 13 и 18. Опять повторяется цикл считывания информации, сравнение ее и при совпадении данных следующий нмпульс генератора 1 меняет состояние счетчика 2 jj еще на единицу.

В этом случае на выходах 12 элементов 2И-. ИЛИ 7 установится код адреса, соответствую.щий выходам 6. старших разрядов счетчика 2. вновь 00...00, т. ё. в этом такте обращение к (л

блоку 18 вновь производится по нулевому . В следующем такте обращение к блоку 18 производится по второму адресу, затем вновь по нулевому адресу, затем по третьему адресу и т. д.

Таким образом, на выходах 12 элементов 2И-ИЛИ 7 будут устанавливаться поочередно в зависимости от состояния нулевого разряда счетчика 2 коды адресов, соответствующих выходам младших разрядов 5, либо выходай старших разрядов 6 счетчика 2.

Обращения к б.локу 18 будут производиться в следующей последовательносги:

первое обращение по адресу 00..00 второе обращение по адресу 00..00 третье обращение по адресу 00..01 четвертое обращение по адресу 00..00 .пятое обращение по адресу 00.. 10 шестое «э бращение по адресу 00..00 седьмое обращение по адресу 00..II ):е обращение по адресу 00..00 ()-е обращение по адресу 11..11 обращение по адресу 00..00 Далее работа устройства происходит аналогично описанному выше,.только Ь этом случае все 2.адресов блока 18 прочитываются после первого адреса, а первый адрес после каждого из вторых адресов. Затем старщйе разряды счетчика; установятся в С01стояние 00.. 10 и все 2 .../адресов блока 18 прочитаются после второго , а 8т.орой адрес после каждого из 2 адресов н т. д., «ока все адресов не прочнтаЮтся после адреса. П..И, а адрес 11.Л1 после каждого из 2.адресов блока 18. Тдким образом, в устройстве имитируется режим произвольного обращения к блоку 18, позволякмцнй выявить влмяннё помех, возника-. ющнх по одному адресу, на считанный сигнал по всем адресам блоков памяти, что повыщает надежность контроля этих блоков, особенно при работе блокбв на предельной частоте обращения.

Формула изобретения

Устройство для контроля постоянных блоков памяти, содержащее генератор импульсов, блок сравнения, входы которого подключены соответствен ио к выходу эталонного блока памяти и входам устройства, а выход соединен с блоком индикации, отличан7М4е€СЯ тем, что, с целью повь1щенйя надежности устройства, оно содержит элементы 2И-ИЛИ и счетчик, вход которого подключен к выходу генератора импульсов, а выходы соединены соответственно со входами элементов 2ИИЛИ, выходь. которых подкл|Ьчены Соответственно ко входам эталонного блока памяти и выходам устройства.

Источники информации, :прйнятЫе во внимание при экспертизе: 1.Патент Франции № 2126499, кл. G 06 К 5/00, 1973.

2.Авторское свидетельство СССР N° 407398, кл. G 11 С 29/00, 1973.

,X.

rpi

ii .X ./

-- --i|-Л.Н .iJ

-Jiu±4 i- J

r r