Логический элемент Советский патент 1978 года по МПК H03K19/08 

Описание патента на изобретение SU627594A1

Изобретение относится к области вычислительной техники, электроники автоматики и, в частности, может быть использовано при создании боль ших интегральных схем на дополняющи МДП-транзисторах. Известны инверторы на дополняющих МДП-транзисторах и логические элементы, выполняющие различные логические функции, существенными при наками которых является наличие в них пар Г1 и р-канальных транзистов, в которых сток п-канального транзис тора подключен к стоку р-канального транзистора и к логическому выходу элемента, затвор п-канального транзистора подключен к затвору р-канального транзистора и к логическом выходу элемента, истоки п-канаильных транзисторов и их подложки подключе ны к общей шине, а истоки р-канальных транзисторов и их подложки подключены к плюсовой шине. Многовходовые логические элементы содержат группу последовательно и параллельно включенных транзисторов с каналами дополняющих типов проводимости, причем группе последо вательно включенных транзисторов с каналами п-типа соответствует груп.па.р-канальных транзисторов, включенных параллельно, и наоборот. При этом каждому п-канальному транзистору соответствует р-канальный транзистор, затворы которого подключены ко входу элемента ij . Недостатком известных логических элементов является наличие только одного выхода. Известен логический элемент, содержащий ряд инверторов на дополняющих МДП-транзисторах, первый инвертор подключен между шинами источника питания, а следующий - между одной из шин источника питания и выходом предыдущего инвертора, причем вход и выход каждого из инверторов являются соответственно входом и выходом элемента, в каждом из инверторов подложки if-канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов - к плюсовой шине 2 . Недостатком известного элемента является реализация функций только одного типа СНЕ-И либо НЕ-ИЛИ). Цель изобретения - расширение функц:;ональных возможностей элемента. Для достижения поставленной цели в логическом элементе, содержащем 3 три инвертора на дополняющий МДПтранэисторах, в котором первый инвер тор подключен между шинами источника питания, второй - между выходом первого и одного из шин источника пи тания, вход и выход каждого из инверторов являются соответственно вх дом и выходом элемента, в каждом из инверторов подложки п-канальных тра зисторов подключены к общей шине, а подложки р-канальных транзисторов к плюсовой шине, третий инвертор включен между выходом второго инвер тора и одной из илин источника питания, не подключенной ко второму инвертору. На фиг. 1 представлена принципиальная схема логического элемента. Первый инвертор 1 на дополняющих МДП-транзисторах 2 и 3, п- и р-канальном соответственно, подключен между плюсовой шиной 4 и общей шино 5; второй инвертор 6 на дополняющих МДП-транзисторах 7 и 8 подключен ме ду плюсовой шиной 4 и выходом 9 пер вого инвертора; третий инвертор 10 на дополняющих МДП-транзисторах И и 12 включен между выходом 13 второ го инвертора 6 и общей шиной 5. Вхо ды 14-16 инверторов являются входами элемента, на которые поступают входные переменные X , Х, Х, выхо ды 9, 13, 17 инверторов являются вы ходами элемента, на которых выполня ются функции у,, , Y2 f УЗ Подложки П-канальных транзисторов 2, 7, 11 подключены к общей шине 5, подложки р-канальных транзисторов 3, 8, 12 -к плюсовой шине 4 . На фиг. 2 представлена таблица истинности, поясняющая работу элемента. Элемент работает следующим обрауом. Если на входы 14-16 поступает напряхсение логического нуля, то закрыты п-канальные транзисторы 2, 7, 11 is инверторах 1, 6, 10 соответственно, а р-канальные транзисторы 3, 8, 12 открыты. Через открытые р-канальные транзисторы 3, 8, 12 на выходах 9, 13, 17 устанавливается напряжение логической единицы. На выходе 9 первого инвертора 1 реализуется функция: YI - Ху На выходе 13 будет напряжение ло гической единицы всегда, когда на входе 14 будет напряжение логического нуля; если на входы 14 и 15 поступает напряжение логической единицы, на выходе 13 устанавливается напряжение логического нуля. Следовательно, на выходе 13 выполняется логическая функция; Y X-f Напряжение на выходе 17 устанавливается равным напряжению логического нуля при поступлении напряжения логиг ческой единицы на вход 16, так как открывается транзистор 11 и закЕялвается транзистор 12. Напряжение логической единицы на выходе 17 устанавливается только тозгда, когда присутствует напряжение логичес ГОй единицы на выходе 13 и напряжение логического нуля на входе 12. В соответствии с приведенной на фиг. 2 таблицей истинности можно установить, что на выходе 17 выполняется функция: .Таким образом, предложенный логический элемент выполняет три различные функции, что расширяет его функциональные возможности. Формула изобретения Логический элемент, содержащий три инвертора на дополняющих МДПтранзисторах, первый инвертор подключен между шинами источника питания, второй - между выходом первого и одной из шин источника питания, вход и выход каждого из инверторов являются, соответственно, входом и выходом элемента, в каждом из инверторов подложки ti-канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов - к плюсовой шине, отличающийс я тем, что, с целью расширения функциональных возможностей, третий инвертор включен между выходом второго инвертора и одной из шин источника питания, неподключенной ко второму инвертору. Источники информации, принятые во внимание при экспертизе; 1.Букреев И,И и др. Микроэлектронные схемы цифровых устройств, М., сов.радио , 1973. 2.Патент Великобритании №1300495, кл. Н 3 Т, 1972.

Похожие патенты SU627594A1

название год авторы номер документа
Логический элемент 1977
  • Кармазинский Андрей Николаевич
SU680173A1
Логический элемент 1977
  • Кармазинский Андрей Николаевич
SU627593A1
Усилитель считывания на дополняющих МДП-транзисторах 1981
  • Баранов Валерий Викторович
  • Герасимов Юрий Михайлович
  • Григорьев Николай Геннадьевич
  • Кармазинский Андрей Николаевич
  • Поплевин Павел Борисович
  • Савостьянов Эдгар Павлович
SU963087A1
Элемент с тремя состояниями 1982
  • Косоусов Сергей Николаевич
  • Максимов Владимир Алексеевич
  • Петричкович Ярослав Ярославович
SU1051721A1
Логический элемент и-не 1977
  • Кармазинский Андрей Николаевич
SU656213A1
Элемент с тремя состояниями 1978
  • Кармазинский Андрей Николаевич
SU743200A1
Согласующее устройство на мдптранзисторах 1976
  • Кабанов Игорь Николаевич
SU708512A1
Усилитель считывания 1980
  • Баранов Валерий Викторович
  • Герасимов Юрий Михайлович
  • Григорьев Николай Геннадьевич
  • Кармазинский Андрей Николаевич
  • Поплевин Павел Борисович
  • Савостьянов Эдгар Павлович
SU928406A1
Усилитель считывания на дополняющих МДП-транзисторах 1982
  • Баранов Валерий Викторович
  • Григорьев Николай Геннадьевич
  • Исаев Евгений Иванович
  • Поплевин Павел Борисович
  • Савостьянов Эдгар Павлович
SU1062785A1
Формирователь с тремя состояниями на выходе 1983
  • Радугин Анатолий Иванович
  • Галенко Владимир Анатольевич
  • Каплан Борис Исаакович
  • Отюцкий Николай Иванович
SU1149399A1

Иллюстрации к изобретению SU 627 594 A1

Реферат патента 1978 года Логический элемент

Формула изобретения SU 627 594 A1

SU 627 594 A1

Авторы

Кармазинский Андрей Николаевич

Даты

1978-10-05Публикация

1977-05-06Подача