Устройство для деления десятичных чисел Советский патент 1979 года по МПК G06F7/52 

На чертеже изображена структурная схема устройства. Оно содержит регистр делимого 1, регистр делителя 2, регистр частного 3, сумматор 4, блок управления 5, блок деления на два 6, блок формирования дополнения 7,.основную схему сравнения 8, блок формирования цифр частного 9, схемы 10 и 11 сравнения с константами. Входы схем сравнения 10, 11 соединены с выходом 12 нулевой и первой тетрад регистра 1. Выходы схем сравнения 10, 11 соединены со входами 13, 14 схемы сравнения 8 и вхо дами блока управления 5, с другими входами которого соединен выход 15 знакового разряда регистра 1 и выход 16, 17 схемы сравнения 8. Выход 15 соединен также со входом 18 схемы сравнения 8. Выход 19 старшей тетрадь регистра 2 соединен через блок б со входом 20 схемы сравнения 8 и входом блока формирования-; дополнения 7, выход которого соединен с входом 21 схемы сравнения.В, со входом 22 которого соединен выход . 23 первой и второй тетрад регистра :Выходы регистров 1 и 2 соединены со входами сумматора 4, выход которо го соединен с входом регистра 1. Выходы блока управления 5 соединены с управляющими входами регистров 1 и сумматора 4 и блока формирования цифр частного 9, выход которого соединен со вторым входом регистра 3. Работу устройства рассмотрим в предположении, что делитель предварительно нормализован таким образом чтобы его старшая цифра была не мен ше пяти. Это может быть достигнуто путем десятичного сдвига влево делимого и делителя до появления ненулевой цифры в старшем разряде дел теля , а при необходимости их после дующего удвоения - до получения в старшем разряде делителя цифры , не меньше пяти. Первый, цикл деления выполняется в следующем порядке.. На вход схемы сравнения 10 поступает код нуле- вой и первой тетрад делимого с Ьыхо да 12 регистра 1. Если этот кодмен ше константы 05, на выходе схемы 10 появляется- сигнал,- поступающий на вход блока управления 5, которы вырабатывает сигнал сдвига влево ре гистров 1 и 3 И через блок 9 запив младший разряд регис сывает ра- 3. Если код на выходе 12 больше или равен 05, блок 5 вырабатывает сигнал. По этому сигналу, в сумматоре 4 происходит вычитание делимог из делителя, которое продолжается до получения отрицательной разности (появления единичного сигнала на вы ходе 15 знакового разряда регистра или до получения на.выходе 12 регис ра 1 кода, меньшего, чем 05,.и появ ния сигнала на выходе схемы сравнения 10. Число вычитаний подсчитывается в блоке формирования цифр частного 9, Последующие циклы выполняются следующим образом. После вычисления очередной цифры частного и формирования в регистре 1 кода остатка -код нулевой и первой тетрад остатка с выхода 12 поступает на вход-ы схем сравнения 10 и 11, код первой и второй тетрад остатка с выхода 23 поступает на вход 22 схемы сравнения 8, код первой и второй тетрад регистра делителя 2 с выхода 19 поступает на вход блока 6, а с него на вход 20 и через блок формирования дополнения 7 на вход 21 схемы сравнения 8. На управляющие входы 18, 14, 13 схемы сравнения 8 поступают сигналы с выхода 15 регистра 1 и с выходов схем сравнения 10 и 11 соответственно. При этом сигнал на выходе схемы сравнения 11 появляется, если код на ее входе больше или равен 05. Если ни один из выходов 16, 17 схемы сравнения не возбуждается, блок управления 5 вьзрабатывает сигнал сдвига регистров 1 и 3 на один десятичный разряд влево с одновременным занесением цифры частного с блока 9 в младший разряд регистра 3. Если сигнал на входе 18 схемы сравнения 8 равен нулю, сигнал на входе 14 равен единице и код на входе 22 больше кода на входе 20, возбуждается выход 16 схемы сравнения 8, сигнал с которого поступает на вход. блока управления 5. По сигналу с блока 5 происходит вычитание делители из остатка (замена положительного остатка отрицательным). Если сигнал на входе 18 схемы сравнения 8 pgiвен единице, сигнал на входе 1-3 равен единице и код на входе, 22 не больше кода на входе 21, возбуждается выход 17 cxeivffii сравнения 8, сигнал с которого поступает на вход блока 5, по сигналу с выхода которого происходит сложение делителя с остатком (замена отрицательного остатка положительным) . После формирования остатка требуемого знака выпЬлняются сдвиг регистров 1 и 2, занесение цифры частного и переход к следующему циклу деления. Следующий цикл деления при положительном остатке (нулевой сигнал на выходе 15 регистра 1) выполняется так же, как и первый цикл. При отрицательном остатке выполняется последовательность прибавлений делителя к остатку до появления нуля на выходе 15 или до появления единичного сигнала на выходе схемы сравнения 11. Затем осуществляется переход к следующему циклу. Были проведены расчеты, которые показали, что среднее число сложенийвычитаний на цифру частного в данном устройстве составляет 2,5, что на 40% меньше,, чем в известном устройстве . Общее быстродействие с учетом сдвигов и предварительной нормализации повышается приблизительно на 30%,

Формула изобретения

Устройство для деления десятичных чисел по авт.ев, № 580554, отличающееся тем, что, с целью повьаиения быстродействия, в устройство введены две схемы сравнения с константами, входы которых подключены к четвертому выходу регистра делимого, выход первой схема сравнения с константой подключен к четвертому входу блока управления и пятому входу схемы сравнения, а выход второй cxeNsa сравнения с .константой к пятому входу блока управления и шестому входу схемы сравнения.