Программируемый делитель частоты Советский патент 1979 года по МПК H03K23/00 

Изобретение относится к импульсно технике и может быть использовано в цифровом синтезаторе частот. Известен делитель частоты с дробным переменным коэффициентом деления содержащий делитель с переменным коэффициентом деления и блок исключения импульсов l. Это устройство работает по программе, вырабатываемо счетчиками дробных разрядов. При это манипуляция коэффициентами деления и N+1 в процессе работы делителя частоты с дробным переменным коэффициентом деления,как правило, осуществляется не по оптимальной программе, поэтому имеет место неравномерное распределение исключенных импульсов. Известно также устройство, позволяющее получить программу равномерно распределенного исключения импульсов для формирования дробных разрядов коэффициента деления делителя. Это устройство содержит делитель частоты с переменным коэффициентом деления и блок исключения импульсов 2. Однако такое устройство сложно по построению, так как в каждом дробном разряде используется декада с переменным коэффициентом деления и декада с постоянньлм коэффициентом, все элементы в дробных разрядах работают от входного сигнала, т.е. должны быть высокочастотными. Цель изобретения - расширение функциональных возможностей и повышение надежности работы устройства. Поставленная цель достигается тем, что в программируемый делитель частоты, содержащий делизГелЁ частоты с переменным коэффициентом деления и блко исключения импульсов, введены регистры и сумматоры, при этом первые входы делителя частоты с переменным коэффициентом деления и блока исключения импульсов объединены и подключены к входной шине, второй вход делителя частоты с переменным коэффициентом деления соединен с выходом блока исключения импульсов, первый выход - со вторым входом блока исключения импульсов, а выход с тактовыми входами регистров, информационные входы которых подключены к информационным выхода 1 сумматоров Соответствующих разрядов, а выходы к первым информационным входам сумматоров соответствующих разрядов, вторые информационные входы и третий вход делителя частоты с переменным коэффициентом деления подключены

J

к шине ввода кода управлемия, причем выход переноса cvf/iMaTopa старшего разряда соединен с управляющим входом блока исключения импульсов, а вход переноса - с выходом переноса сумматора последующего младшего разряда.

На чертеже представлена структурная электрическая схема предлагаемого программируемого делителя частоты.

Устройство состоит из делителя частоты 1 с переменным коэффициенто деления, блока 2 исключения импульс регистров 3, каждый регистр, например, состоит из четырех д-триггеров и сумматоров 4, шины 5 ввода входного кода управления.

Сигнал поступает наблок 2 и на первый вход делителя частоты I, второй вход которого соединен с выходом блока 2.

Выходной сигнал снимается с выхо делителя частоты 1.

Для простоты рассмотрим работу делителя с одним дробным разрядом. Иа информационный вход сумматора 4 поступает код, соответствующий значению дробного разряда коэффициента После поступления на вход делителя частоты 1 количества импульсов соответствующих коэффициенту, установленному делителем частоты 1, его выходной импульс переписывает в регистр 3 код числа, который имеется в это время на информационных выходах сумматора 4. С регистра 3 он вновь поступает на информационный вход сумматора 4 этого же разряда. В сумматоре 4 осуществляется арифметическое суммирование трех чисел: поступающего с шины 5, с регистра 3 и с выхода переноса сумматора 4 младшего разряда, если он есть. С приходом очередного импульса делителя частоты 1 код суммы тре чисел записывается в регистр 3 данного разряда и т.д. Суммирование продолжается до тех пор, пока сумма чисел, поступающих на сумматор 4, не будет равна или более 10. В этом случае на выходе сумматора 4 выраба вается сигнал переноса, а в сумматоре 4 остается код числа,соответсвующий разности числа, давшего перенос и емкости сумматора 4, т.е. избыток сверх 10. Сигнал переноса 4 поступает на блок 2 и дает ему команду на исключение одного импульса из входной последовательности в очередном цикле счета, что равносильно увеличению коэффициента деления на единицу.

Для примера рассмотрим получение коэффициента деления N+0,3,

В делителе .частоты 1 устанавливается коэффициент деления N , а в

76154

сумматоре 4 в разряде десятых по первому информационному входу поступает код, соответствующий числу 3. С приходом N импульсов на вход делителя частоты 1 с его выхода поступит импульс на тактовый вход регистра 3 5 в разряде десятых, который перепишет число, имеющееся в сумматоре 4 данного разряда. Число, записанЕюе в регистр 3, вновь поступает в сумматор 4, в котором образуется код JQ числа 6, т.е. сумма числа, записанного в регистре 3 и числа, поступающего с шины 5. В следующем цикле выходной импульс делителя частоты 1 перепишет

это число в регистр 3, а в сумматоре 4 g образуется новая сумма - число 9. По поступлении числа 9 в сумматор 4 с его выхода переноса появится сигнал, который дает команду блоку 2 на исключение импульса из входой последовательности в очередном четвертом цикле счета, т.е. коэффициент в этом случае будет N+1. В сумматоре 4 в это время запишется код, соответствующий числу 2. Следующее увеличение коэффициента на единицу

будет в седьмом и десятом циклах.

Таким образом, в трех циклах из десяти схема дает возможность получить коэффициент деления N+1, а усредненный коэффициент будет равен N+ +3/10.

Аналогичным образом работают последующие разряды, причем сигнальГ переноса подаются на вход переноса последующего старшего разряда.

Формула изобретения

Программируемый делитель частоты, содержащий делитель частоты с переменным коэффициентом деления и блок ,исключения импульсов, отличающийся тем, что, с целью расширения функциональных возможностей

и повыщения надежности работы устройства, в него введены регистры и сумматоры, при этом первые входы делителя частоты с переменным коэффициентом деления и блока исключения импульсов объединены и подключены к входной щине, второй вход делителя частоты с переменным коэффициентом деления соединен с выходом блока

исключения импульсов, первый выход со вторым входом блока исключения импульсов, а выход -с тактовыми входами регистров, информационные входы которых подключены к информационным выходам сумматоров соответствующих разрядрв, а выходы - к первым информационным входам сумматоров соответствующих разрядов, вторые информационные входы которых и третий вход делителя частоты с переменным коэффициентом деления подключены к щине

ввода управления, причем выход переноса сумматора старшего разряда соединен с управляющим входом блока исключения импульсов, а вход переноса - с выходом переноса сумматора последующего мл.1дшего разряда.

Источники информации, примятне во внимание при экспертизе

1.ПатентCUA № 3217267, кл. 331-16, 1966.

2.Авторское свидетельство СССР № 506130, кл. П 03 К 23/00, 1974.