Программируемый делитель частоты следования импульсов Советский патент 1983 года по МПК H03K23/00 

Изобретение относится к импульсной технике, в частности к программируегйым делителям частоты, и может . быть использовано в цифровых синтезаторах частот.

Известен делитель частоты с дробным переменным коэффициентом деления, содержащий делитель частоты с переменнЕ коэффициентом деления, первый вход которого является входом устройства, и блоки дробных разрядов, первые вход и выход блока старшего дробного разряда соединены соответственно с выходом и вторым входом делителя частоты с переменным коэффициентом деления, выход блока младшего дробного разряда соединен соответственно с вторыми входом и выходом блока старшего дробного разряда 1.

Недостатком такого делителя частоты является низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является программируемый делитель частоты с переменным коэффиш1ент 1 деления и блок исключения импульсов, регистры и сумматоры, при этом первые входы делителя частоты с переменным коэффициентом деления и блока исключения

импульсов подключены к входной шине, второй вход делителя частоты с переменным коэффициентом деления соединен с выходом блока исключения импульсов, первый выход - с вторым входом блока исключения импульсов, . а выход - с тактовыми входами регистров, информационные входы которых подключены к информационным выходам

10 сумматоров соответствующих разрядов, а выходы - к первым информационным входам сумматоров.соответствующих разрядов, вторые информационные входы которых и третий вход делителя

15 частоты с переменным коэффициентом деления подключены к шине ввода управления, причем выход переноса сумматора старшего разряда соедине.н с управляюпдам входом блока исключения

20 импульсов, а входы переноса - с выходом переноса сумматора последующего младшего разряда J2.

Недостаток устройства - низкое быстродействие.

25

Цель изобретения - повышение быстродействия.

Для достижения цели в программируемый делитель частоты следования импульсов, содержшдий блоки дробных 30 разрядов, каждый из которых состоит

из-регистра и сумматора, выход которого соединен с информационным входом регистра, первый информационный вход - с выходом регистра, а второй информационный вход - с соответствующей шиной ввода кода управления, и делитель частоты первый вход кото;рого соединен с входной шиной, второй вход - с соответствующей шиной ввода кода управления, а выход - с тактовыми входами регистров каждого блока дробного разряда, введен элемент задержки, первый вход которого соединен с выходом делителя частоты второй вход - с выходом переноса ciTviMaTopa блока младшего дробного разряда, а выход - с входом перенос сумматора блока старшего дробного разряда, выход которого соединен с третьим входом делителя частоты.

На чертеже представлена структурная схема устройства.

Устройство содержит делитель 1 частоты с переменным коэффициен4ом деления, блоки 2 и 3 дробных разряд каждый из которых состоит из сумматора 4 и регистра 5, элемент б единичной з.адержки, входную шину 7, шину 8 ввода кода управления, выходную шину 9,

Устройство работает следующим образом.

Импульсы входной частоты поступают на шину 7 устройства. Имп.ульсы выходной частоты снимаются с шины 9 делителя 1. В разрядах регистров 5 хранится результат суммирования, а в элементе б групповой перенос сформированный сумматорами 4 я предыдущем цикле работы устройства. Информация с выходов регистров 5 поступает на первые информационные входы соответствующих сумматоров 4, Сигна с выхода элемента 6 поступает на вход переноса сумматора блока старшего дробного разряда. На второй вход делителя 1 по шине 8 поступает код целой части коэффициента деления. На вторые информационные входы сумматоров 4 по шине 8 поступают коды соответствующих разрядов дробной части коэффициента деления.в результате на выходах сумматоров формируются сигналы суммы и сигналы групповых переносов текущего такта суммирования. Возникающий сигнал группового переноса сумматора блока старшего дробного разряда поступает на третий вход делителя 1 и увеличивает его целочисленный коэффициент деления всякий раз на единицу, реалзуя тем самым усредненный дробный коэффициент деления.

С приходом каждого очередного выходного импульса делителя 1 в регистры 5 заносится новая информация о результатах суг-ширования, а в

элемент б - групповой перенос сумматора блока младшего дробного разряда.

Поскольку в течение текущего цикла деления сигнал группового переноса сумматора блока младшего дробного разряда, сформированный в предыдущем цикле деления и хранящийся в элементе 6, не изменяется в течение времени между двумя выходными импульсами устройства, то его , максимальное быстродействие определяется быстродействием сумматора только блока старшего дробного разряда и не зависит от числа блоков дробных разрядов при их соответствующем последовательном наращивании. Фиксированная единичная задержка групповбго переноса сумматора блока младшего дробного разряда на один период выходной частоты не влияет на равномерность формирования сигнала переноса сумматора блока старшего дробного разряда. в результате величина паразитной девиации выходной импульсной последовательности устройства сохраняется минимальной.

Предлагаемое техническое решение позволяет без существенного усложнения повысить быстродействие устройства в число раз, равное числу последовательно соединенных блоков дробных разрядов. А это позволяет снизить во столько же раз целую часть минимального коэффициента деления, реализуемого программируемым делителем частоты с дробным переменным коэффициентом деления на максимальных входных частотах. Независимость быстродействия, устройства от

количества блоков дробных разрядов

позволяет при использовании программируемого делителя, частоты вцифровом С1 лтезаторе частот увеличить число синтезируемых частот.

Формула изобретения

Программируемый делитель частоты следования импульсов, содержащий блоки дробных разрядов, каждый из которых, состоит из регистра и сумматора, выход которого соединен с информационным входом регистра, первый информационный вход - с выходом регистра, а второй информационный вход - с соответствующей шиной ввода кода управления, и делитель частоты, первый вход которого соединен с входной шиной, .второй вход - с соответствующей шинойJввода кода управления, а вьход - с такто.вьми входами регистров каждого блока дробного разряда, отличаю щийс я тем, что, с целью повышения быстродействия, в него введен элемент задерхски, первый вход которого соеди-. нен с выходом делителя частоты. второй вход - с выходом переноса, сумматора блока младшего дробного разряда, а выход - с входом перенос сумматора блока старшего дробного разряда, выход которого соединен с третьим-входом делителя частоты. 34816 Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 344590, кл. Н 03 К 23/00, 1970. 2,Авторское свидетельство СССР 5 657615, кл. Н 03 К 23/00, 1976,