Изобретение относится к области цифровой вычислительной техники. По основному авт.ев.437068 известно устройство для преобразования двоично-десятичных чисел в двоичные, содержащее двоично-десятичный регистр, комбинационные сумматоры, элементы ИЛИ. Выход i-ro (i 1-4) старшей тетрады двоично-десятичного регистра соединен со входами i-ro и (i-2)-го разрядов первого комбинационного сумматора, со входами тре млс1дших разрядов которого соединены соответственно три выхода младших разрядов следующей тетрады двоичнодесятичного регистра, выход j-ro разряда (J 1-8) первого комбинационного сумматора соединен со входами j-ro и (j--2)-ro разрядов последующего комбинационного сумматора, выход старшего разряда К-й тетрады двоично десятичного регистра соединен со вхо дом (K-l)-ro разряда комбинационного сумматора через соответствующий элемент ИЛИ. Недостатком ус ройства является невозможность обратного преобразова.ния, т.е. преобразования двоичного кода в двоично-десятичный. Целью изобретения является рдсши)ение функциональных возможностей за счет обеспечения обратного преобразования. Поставленная цел. достигается тем, то предложенное устройство содержит регистр двоичного числа, схему сравнения, коммутатор, группу элементов И, триггер режима, генератор импульсов и элемент И, входы которого соединены соответственно с выходом генератора импульсов и триггера режима, а выход элемента И соединен с первыми входами группы элементов И, вторые входы которой соответственно соединены с выходами коммутатора. Выходы группы элементов И соединены с счетными входами тетрад двоичнодесятичного регистра, вход триггера режима соединен с выходом переполнения коммутатора, вход которого соединен с выходом схемы сравнения, первая группа входов которой соединена с выходами последнего комбинационного сумматора, а вторая группа входов - с выходами регистра двоичного числа. Структурная схема предлагаемого устройства представлена на чертеже. Устройство содержит одноразрядные сумматора 1-3 и полусумматоры 4-6, образующие комбинационный сумматор 7 одноразрядные сумматоры 8-14 и полусумматоры 15-17, образующие комбинационный сумматор 18; триггеры 19-22, 23-26, 27-30, образующие разряды тетрад двоично-десятичного регистра 31 Каждая тетрада представляет собой двоично-десятичный счетчик, р аботаюйщй на вычитание. Устройство содержит также элементы ИЛИ 32- и 33;схему сравнения 34; регистр 35 двоичного числа; коммутатор 36; элемент 37 И; генератор 38 иМпульсов;-триггер 39 режима и группу элементов,И 40, Выходы триггеров 19-22 старшей тетрады подключены на один из выходов сумматора 7 со сдвигом на один и три разряда,, а на остальные входы подклю чены выходы триггеров 23-26 второй тетрады. При этом на сумматор 2 посту пают три с.лагаемых (с триггеров 20, 22,23). Выходы сумматоров 6,7 подключены сосдвигом на одий и три разряда на входы параллельно комбинационного сумматора 18, на другие входы которого поступает код с выходов триггеров 27-30 последней тетрады. Выходы сумматора 18 соединены с одним из входов схемы сравнения .34, а другие входы - с регистром двоичного числа 35. Выход схемы сравнения 34 соединен со входом коммутатора 36. Выходы коммутатора 36 подключены к соответствующим входс1М группыэлементов И 40. Генератор 38 импульсов через элемент 37 И подключен к первым входам группы элементов И -40, вторые выходы которых соединены со счетными входами соответствующих тетрад. Каждая тетрада может работать как Двоично-десятичный регистр и как двоично-Десятичный счетчик. При преобразовакии двоичного числа в двоично-Десятичное, устройству работает следующим образом. Преобразуемое двоичное число записывается в регистр двоичного числа 35. Триггер 39 режима находится в состоянии О элемент 37 И закрыт. Начальное состояние коммутатора таково, что разрешайщий сигнал подается только на .элемент Ji 41 в группе элементов И 40 выход которого соединён со счетным входом триггера 22 ста1Я1 ей тетрады. По сигналу начала преобразования триггер 39 режима устанавливается в и открывает элемент 37 И, с выхода которого импульсы через элемент И 41 поступают на вход старшей тетрады, где будут последовательно формироваться коды двоично-десятичных чисел с 9 до 0. Двоичные тсла, эквивалентные двоично-десятичным числам тетрады,-с выхода сумматора 18 пода ются на вход схема сравнения 34 и сравниваются с двоичным числом, записанным в регистре 35. Если двоичное число на выходе сумматора 18 в какойто момент станет равно или меньше Ч11сла, записанного в регистре 35, то на выходе схемы сравнения 34 вырабатывается сигнал, переводящий коммутатор 36 в следующее состояние. Элемент И 41 закрывается, а элемент 42 И открывается. Так как поступление импульсов в старшую тетраду прекратилось , то в ней будет записана цифра старшего двоично-десятичного разряда преобразуемого двоичного числа. Импульсы генератора 38 через открытый элемент 42 И поступают на следующую двоично-де сятичную тетраду, которая также работает на вычитание, начиная с цифры 9. На выходе сумматора 18 будет последовательность двОичных чисел равных сумме двоично-десятичной цифры старшей тетрады, умноженной на с последовательностью двоично-десятичных ,чисел следующей тетрады, умноженной на 10, которые сравниваются с двоичЕным числом в регистре 35. Если число на выходе сумматора 18 станет равным или меньшим, чем число в регистре 35, то вырабатывается сигнал со схемы сравнения 34 переводящий коммутатор в следующее состояние. Далее схема работает аналонично до тех пор, пока не сформируется цифра младшего раз- ряда двоично-десятичного числа.Имnyjibc переполнения коммутатора сбрасывает триггер 39 режима в состояние О. Таким образом на выходах регистра 31 появляется число в двоичнодесятичном коде, эквивалентное входному двоичному числу. При преобразовании двоично-десятичного чисЛа в двоичное генератор 38 импульсов, элемент 37 И, триггер 39 режима, регистр 35 двоичного числа, схема сравнения 34, коммутатор 36 в работе не участвуют, а тетрады выполняют, роль двоично-десятичного регистра. Известное устройство по авт.св. № 437068 позволяет преобразовывать инфо1)мацию, вводймую в вычислительное устройство. По окончании процесса обработки информации результат необходимо вывести на внешнее устройство, что требует выполнения обратного преобразования из двоичного кода в двоично-десятичный на специальном устройстве. - . Предложенное устройство обеспечивает как прямое так и обратное преобразование при сравнительно небольших дополнительных затратах аппаратуры и при сохранении высокого быстродействия. Формула изобретения Устройство для преобразования двоично-десятичных чисел в двоичные по авт.свид. 437068, отличаю
