Микропроцессор Советский патент 1980 года по МПК G06F15/00 

Изобретение относится к вычисштельнс® технике и может быть истюпьзовано для обработки данных в системах уп|эавления. Известны процессоры, со|1ержш Ее микротфограммного управления, арифметн чески-логический блок, блок регистров 1 Недостатком известного tipoKeccbpa является ограниченность фунщвовалышис возможное теЗ, состоящая в ущювлЕешш блоком регистров только с помощью микрокоманды. Отсутствие возмшкностг ywравления блоком ре1ш;тров иегаюредствевно командой приводит к веэффектавноыог использованшо микротфограммной памяти. Наиболее близким по технЕчеоеюй сущности устройством является микрО1фС дессор, который содержит цевтральвый блок обработки Сданных, блок микропрограммного управления, конвейерный регистр, блок микропрограммной памяти 2 . Недостатком данного микропроцессора является ограниченность функциональных воаможностей, заключающаяся в том, что незффекпшное использование микропрограммной памяти сокращает число О1юр&. ций (функ&ий), реализуемых устройством. Целью изобретения является ние объема оборудования. Эта деяь достигается тем, что микращюпессор, содержащий центральный блок обработ1ЕН данных, первая, вторая и тр. тья гру1шы информационных входов которого автшпся информационными входами устройства, а адресные и информационные выходы звляются соответственно адресными и информационными выходами уст р«йства, причем вторая группа информ. пионзгых входов соединена со входами команды блока мивропрограммного управления, вход переноса и вход правого сдви га центрального блока обработки данных соеданены с выходом признаков блока микропрох эаммного упр ления, а выход переноса и выход правого сдвига центи. рального блока обработки данных соеди йены со входом признаков блока микропрограммного управления, адресные выхо746ды которого соединены с адресными вхо-. дами блока микропрограммной памяти, первая группа разрядных выходов которого соединена со входами управления ад ресом блока микропрограммного управления, вторая группа разрядных выходов соединена со входами конвейерного ре гистра, первый разрядный выход котор6 го является управляющим выходом устройства, первая группа разрядных выходов конвейерного регастра соединена СО входа ми управления логикой флагов блока микропрограммного управления,, вторая группа разрадньхх выходов - со входами маскирования центрального блока обработки вход синхронизации которого является входом устройс-ива и соединен со входами син хронизации конвейерного реГйст{за и блока ми1ропрог(эаммного управления, содержит два регистра и элемент liE, причем инфо5 мационные входы первого регистра соедийены с третьей rpytraoA разрядных выходов конвейерного регистра, выходы - со входогли кода микрокоманды центрального блока обработки данных и второго регистра, информагсиошше входы которого соединены со второй группой информационных входов центрального блока обработки данных, а управляющий вход со вторым разрядным выходом конвейернохч регистра и через ачемент НЕ с управляющим входом первого регистра. В устройстве организуется такой режим выполнения операций, при котором освобождается часть объема блока мнкропрот - 35 раммой Памяти, что позволяет реализоват дополнительный список операций. На чертеже представлена блок-схема Микропрсщессора. Микропроцессор содержит центральный блок 1 обработки данных, информационные вхс;ды 2,3 и 4 которого являются информационными входа1 й{ микропрсдессора, а выходы 5 и 6 явл1(Я10ТСя соответственно адресными и ив рмацйонными выходами микропроцессорй, блок 7 микропрограммного управления(БМУ) 7, блок 8 микропрограммной ШМяти, конвейерный регист 9 с выходом 10, вход 11 синзфоиизадии регистры 12 и 13, айемент 14 Iffi. Мнкротфоцессор работает следующим образом. Подается си юфосигиал на вход 11. С момента возникншекия положктелыэюго фронта сиHxpocBtiftflum начинается выполнение текущей мйкреягоглавды, хранимой на конвейерйом рё№йтре 9, либо непосредственно комащы, хранимой ва регя4стре 13, а также формирование адреса подачей группы разрядов микрокоманды. с выходов блока 8 микропрограммной памяти ка входы управления адресом БМУ 7, При возникновении задиего фронта синхросигнала очередная микрокоманда по сформированному в БМУ 7 адресу считывается из блока 8 микропрограммной памяти на конвейер|шй регистр 9. При возникновении положительного фрон та синхросигйала цикл работы устройства повторяется. Если на элемент 14 НЕ подается 1° , то закрьцшется регистр 12, а открывается регастр 13 что обеспечивает реализацию в пекрралъноы блоке 1 микрокомадцы, определяемой кодом команды, хранимой п& регистре 13, в противном сдучйе на выходы кода микрокоманды централькрго блока 1 тюдается код микрокоманды с юнвейерного регистра 9 черзз регистр 12. Функция управления логикой флагов ЭМУ 7 определяется кодом, тгодаваеглым с конвейерного регастра 9 на входы управления логикой флагов, и заключается либо в устанойлении выбранного флага в соответствии со значешём, подаваемым на вход признаков БМУ 7, либо в выдаче содержимого выбраййого флага или значений О и на вьзход признаков БМУ 7. Соединение выхода признаков БМУ 7 со входом правого сдвига центрального блоке. 1, а входа признаков с вькодом правого сдвига позволяет выпрдаять ЦЕКлшеские сдвиги.; Соединеше входа признаков с выходом пе- реноса и.)да с входом п&реноса указа1-шь 1Х вьше блоков позволяет об рабатыват1 операнды с разрядностью пpejзьшIaющeй разрядность центрального ° . увеличивать точность вычислений). Выход 10 задает режим ра боты блока памяти (запись или чтение), подкййчеНного адресными входами к адpecRbiM выходам 5 устройства. Выходы 6 испольеуртся в устройстве для записи информйййи в память или внешнее устройсШб. Входы 2 и 4 используются для подаййчёния памяти и внешних устройств, в хранится информация, подлежйшая обработке, а входы 3 - для пойЕавб ЕёЕЙя памяти хранения програл м. РеаШЗадия типа регистр-регистр подачей бейтов команды нешзсредственно в центральный блок 1 через регистр 13 привесит к сокращению объема блока 8 Микропрограммной памяти. Таким образом, исповхьзсхвание Данного мккропрОДессрра позволяет сократить объем блока микропрограммной памяти, Необходимой для реализации команд типа регистр-регистр, и использовать ее для размещения микропрограмм дополнительны команд, что расширяет функциональные возможноста: системы и сокращает объем оборудования. Формула изобретения Микропрсяхессор, содержащий центральный блок обработки данных, первая, вторая и третья группы информационных входов которого являются ивформационньши входами устройства, а адресные и информационные выходы яовляются соответственно адресными и информационными выхода ми устройства, причем вторая хруппа информационных входс№ соединена со входами команды блока микропрограммного управления, вход переноса и вход правого сдвига центрального блока обработки данных соединены с выходом признаков блоке микропрограммного управления, а выход переноса и выход правого сдвига центрального блока обраЬот5:и данных соединены со входом признаков блока микропрограммного управления, адресные выходы которого соединены с адресными входами блока микропрогр аммной памяти, первая группа разрядных выходов которого соединена со входами утфавления адресом бл&ка микропрограммного управления, вторая группа разрядных выходов соединена со входами конвейерного регистра, первый разрядный выход которого является управляющим выходом устройства, первая группа разрядных выходов конвейерного регистра соединена ср входами управления логикой флагов блока микропрограммного управления, вторая группа разрядных выходов - со входами маскирования центрального блока обработки данных, вход СИЕ хронизации которого является входом уст ройства и соединен со входами сннхроши. зации конвейерного регистра и блока микропрограммного управления, отличающийся тем, что, с целью сокращения объема оборудования, оно содержит два регистра и элемент НЕ, причем информационные входы первого регистра соединены с третьей группой разрядных выходов конвейерного регистра, выходы - со входами кода микрокоманды центрального блока обработки данных и выходами второго регистра, информационные входы котюрого соединены со второй группой информационных входов центрального блока обработки данных, а управляющий вход соединен со вторым разрядным выходом конвейерного регистра и через элемент НЕ с управляющим входом первого разряда. / Источники И1 рмации, принятые во внимание при экспертизе. 1. Продессор ЭВЛ5 ЕС-1020. Под ед. А. М. Ларионова, М., Статистика, 975. . Ратнер, Корнет и Гофф. Вычислиельные модули в виде биполярных БиСовая эра в проектировании цифровой ап-аратуры. Электроника, 1974, № 18, . 25 - 36 (прототип).

6

& 3 ч