Масштабный интегратор Советский патент 1980 года по МПК G06J1/02 

Описание патента на изобретение SU746601A1

(54) МАСШТАБНЫЙ ИНТЕГРАТОР

Похожие патенты SU746601A1

название год авторы номер документа
Цифровой интегратор 1976
  • Тарануха Виталий Модестович
  • Головко Сергей Михайлович
SU651371A1
Параллельный цифровой интегратор с пла-ВАющЕй зАпяТОй 1977
  • Тарануха Виталий Модестович
  • Головко Сергей Михайлович
SU828199A1
Устройство масштабирования цифрового дифференциального анализатора 1983
  • Берман Зиновий Матвеевич
  • Смирнов Анатолий Михайлович
  • Тихомирова Татьяна Александровна
SU1156069A1
Арифметическое устройство для цифровой фильтрации с автоматической регулировкой усиления 1979
  • Диденко Любовь Петровна
  • Ицкович Юрий Соломонович
SU881987A1
Цифровой генератор гармонических сигналов 2015
  • Булатникова Инга Николаевна
  • Гершунина Наталья Николаевна
RU2616877C1
Устройство для отображения графической информации на экране электронно-лучевой трубки 1980
  • Берман Владимир Романович
  • Фридлянд Александр Викторович
SU940213A1
Вычислительное устройство 1975
  • Пьявченко Олег Николаевич
  • Владимиров Виктор Владимирович
  • Борисенко Сергей Николаевич
  • Чесноков Геннадий Иванович
  • Антоничев Владимир Михайлович
SU705478A1
Цифровой интерполятор 1984
  • Огранович Михаил Наумович
  • Простаков Олег Георгиевич
  • Раисов Юрий Абрамович
  • Сухер Александр Николаевич
  • Тройников Валентин Семенович
SU1238033A1
Цифровой интегратор 1975
  • Тарануха Виталий Модестович
SU661572A1
Интегрирующее устройство 1990
  • Каляев Анатолий Васильевич
  • Гузик Вячеслав Филиппович
  • Сулин Геннадий Андреевич
  • Станишевский Олег Борисович
  • Тарануха Виталий Модестович
  • Головко Сергей Михайлович
  • Виневская Лидия Ивановна
SU1727122A1

Реферат патента 1980 года Масштабный интегратор

Формула изобретения SU 746 601 A1

I

Изобретение относится к области цифровой вычислительной техники и может быть использовано в однородных вычислительных системах для согласования масштабов.

Известно устройство, содержащее счетчик, триггер, и элементы И. В счет- чик заносится масштаб. Импульс переполнения счетчика устанавливает триггер в единичное состояние, открьюается эле мент И и на его выход начинают проходить синхроимпульсы, которые управляют процессом вычисления 1.

Недостатком известного устройства является необходимость дополнительного расчета диапазона изменения переменных, что удлиняет время подготовки задачи к решению.

Из известных устройств наиболее близким по технической сущности явля решаюший блок для цифрового диф ференциальното анализатора, содержащий сумматор, регистр остатка, блок выделения приращений, умножитель, причем

ВЫХОД сумматора соединен со входом блока вьщеления приращений, выход которого является выходом устройства 2.

К недостаткам известного устройства следует отнести то, что масштабные коэффициенты в процессе решения не меняются, поэтому вес входных: и выходньгх приращений в процессе решения не может меняться, что удлиняет время решения задачи и снижает точность вычислений.

10

Цель изобретения - повышение точности и быстродействия.

Поставленная цель достигается тем, что в интегратор введены блок управления, кольцевой регистр масштаба, блок

15 форлшрования знака разности весов, блок формирования сигнала переполнения и элемент И, причем первый и второй выходы блока управления соединены соответственно с первым и вторым управ20ляющими входами кольцевого регистра масштаба, с первым и вторым управляющими аходами блока формирования сигнала переполнения и с первым и вторым

746601 управляющими входами блока.формирования знака разности весов, первый и второй выходы кольцевого регистра масштаг ба соединены соответственно с первым и вторым входами блока формирования знак разности весов третий выход кольцевого регистра масштаба соединен со вторым входом умножителя, выход которого сое динен с первым входом сумматора, выхо блока формирования знака разности весов соединен со входом блока переполнения и со вторым входом элемента И, выход которого соединен со вторым атсодом сумматора, выход сумматора соединен со входом регистра остатка, выход регистра остатка соединен с первым входом элемента И, первый вход умножителя, третий вход кольцевогЬ регистра масштаба, первый вход блока формирования знака разности весов и группа входов блока управления являются входами устройства, выход блока формирований сигнала переполнения является выходом устройства. На чертеже приведена блок-схема уст ройства. Устройство содержит регистр 1 остат ка, блок 2 формирования сигнала переполнения, выход 3, по которому выдается сигнал переполнения, блок 4 формирования знака разности весов, вход 5 записи начального значения разности весов, регистр 6 масштаба вход 7 записи начального масштаба, блок 8 управления, вход 9, по которому поступает сигнал увеличения веса входного приращения, вход 10, по которому поступает сигнал уменьшения веса подынте гральной функции, вход 11, но которому поступает сигнал увеличения веса подйШеграЛьной функции, элемент 12 И сумматор 13, умножитель 14, вход 15 . по которому поступает приращение, бло 16 вьщеления приращения, выход 17, по которому выдается приращение, Устройство работает следующим обра зом. ./ В исходном состоянии в регистр 6 записывается начальный масштабный импульс, а в блок 4 - знак разности весов. Вер входного приращения может быт больше или меньше веса младшего разряда подинтегральной функции. Если ве входного приращения больше веса младшего разряда подинтегргшьной фуьтции, то в блоке 4 записьшается положительн знак разности весов, а в соответствую щем разряде регистра 6 масштабный импульс (при равенстве веса-входного приращения с весом младшего разряда фушсции масштабный импульс записьтается в младший разряд регистра 6). Если вес входного приращения меньше веса младшего разряда подинтегральной функции, то в блоке 4 записьюается отрицательный знак разности весов, а в соответствующем разряде регистра 6 масштабный импульс (когда вес входного приращения меньше веса младшего разряда функции на едваницу, то масштабный импульс записьшается в старшем разряде регистра 6). Если в блоке 4 записан отрицательный знак разности весов, то этим блоком выдается сигнал на подключение элементом 12 И выхода регистра 1 ко входу сумматора 13, При этом в регистре 1 накапливаются весовые приращения, которые меньше веса младшего разряда подинтегральной функции. Весовые приращения выдаются умножителем 14 по масштабному импульсу, поступающему из вьпсода регистра 6. Когда накопленная величина станет соизмерима с весом младшего разряда подинтегральной функции, то блоком 1ё вьщеляется приращение, а остаток записьшается в регистр 1. Наибольшая скорость выдачи приращений будет,когда масштабный импульс находится в старшем разряде, а наименьшая - когда масштабный имнульс в младшем разряде регистра 6. . Если в блоке 4 записан положительный знак разности весов, то этим блоком выдается сигнал на отключение элементом 12 И выхода регистра 1 от входа сумматора 13. При этом умножителем 14 совместно с регистром 6 и блоком 16 выдаются приращения, вес которых равен весу младшего разряда подинтегральной функции, если масштабный имдульС находится в младшем-разряде регистра 6, А при сдвиге масштабного импульса влево, вес приращений будет увеличиваться за счет того, что каждый сдвиг масщтабного импульса влево приводит к дополнительной задержке входного приращения, что эквивалентно увеличению веса входного приращения.; Сигналы на увеличение веса входных приращений вырабатываются блоком 8 управления, при поступлении на вход 9 сигнала увеличения веса входного прирагщения и при отсутствии сигнала изменения веса подинтегральной функции, при поступпении на ьход 9 сигнала увеличения ёес ВХОДНОГО приращения и при поступлении В.ХОД 10 сигнала на уменьшение веса по интеграпьной функции,при отсутствии вх ного сигнала увеличения веса входного приращения и при поступлении на вход 10 сигнала на уменьшение веса подинте гральной функции, при отсутствии входно го сигнала увеличения веса входного пр ращения и при поступлении на вход 10 сигнала на уменьшение веса подынтеграл ной функции. &IOK управления 8 вырабатывает сиг нал на уменьшение веса входного приращения при поступлении на вход. 11 сигна па на увеличение веса подинтегральной функции и при отсутствии входного сигна ла увеличения веса приращения. По сигналу увеличения веса входного приращения масштабный импульс, записаннь1й в регистр 6, сдвигается влево, а по сигналу уменьшения веса входного приращения масштабный импульс сдвигается вправо. Когда масштабный импул переходит из младшего разряда в старший разряд регистра 6 или наоборот, то вырабатывается блоком 4 сигнал изменения знака разности весов. При этом знак меняется с отрицательного на положительный. Когда масштабный импульс находится в старшем разрядке регистра 6 и при поступлении из блока 8 управления сигнала на увеличение веса приращения. В этом случае масштабный импуЛьс перезаписывается в младший разряд регистра 6. При дальнейшем увеличении веса приращения масштабный импульс каждый раз будет сдвигаться на один разряд влево, и, когда масштабный импульс повторно запишется в старший разряд регистра 6 и при поступлении из блока 8 управления сигнала на увеличение веса, блоком 2 вырабатывается сигнал переполнения. А знак разности весов меняется, с положительного на отрицательный, когда масштабный импульс находится в младшем разряде регистра 6 и при поступлении из блока 8 управления сигнала на уменьшение веса приращения. При этом масигеабкый импульс перезаписывается в старший раз ряд регистра 6. При дальнейшем уменьшении веса приращения масштабный импупьс каждый раз будет сдвигаться на один разряд вправо, и когда масштабнь1й импульс повторно запишется в младший разряд регистра 6 и при поступленйи из устройства управления сигнала на уме11 ьшение веса, блоком 01 2 вырабатывается переполнесигналкия. . Таким образом, введение новых блоков в устройство позволяет автоматически согласовать масштаб входных приращ.(, НИИ с масштабом соответствующей подинтегральной функции в процессе решения, что позволяет повысить точность решения при заданной скорости решения. Кроме того, сокращается время подготовки задачи к решению, поскольку расчет масщтаба в предложенном устройстве осуществляется по начальным значениям переменных и не требуются данные о диапазоне изменения всах переменных. ормула изобретени Масштабный интегратор, содержащий сумматор, регистр остатка, блок выделения приращений, умножитель, причем выход сумматора соединен со входом блока выделения приращений. Выход которого является выходом устройства, отличающийся тем, что, с целью повышения точности и быстродействия интегратора, в него введены блок управления, кольцевой регистр масштаба, блок формирования знака разности весов, блок формирования сигнала переполнения и элемен г И, причем первый и второй выходы блока управления соединены соответственно с первым.и вторым управляющим входами кольцевого регистра масштаба, с первым и вторым управляющими входами блока формирования сигнала переполнения и с первым и вторым управляющими входами блока формирования знака разности весов J первый и второй выходы кольцевого регистра масштаба соединены соот-. ветственно с первым и вторым входами блока формирования знака разности весов, третий выход кольцевого регистра масштаба соединен со вторым входом умножителя, выход которого соединен с первым входом сумматора, выход блока формирования знака разности весов соединен со входом блока переполнения и со вторым аходом элемента И, выход которого соеинен со вторым входом сумматора, выод сумматора соединен со входом реистра остатка, выход регистра остатка оединен с первым аходом элемента И, ервый ьход умножителя, третий вход олбцевого регистра масштаба, первый ход блока формирования знака разноси весов и группа входов блока упраслеНИЯ являются входами устройства, выход блока формирования сигнала переполнения яэляется вьрсодом устройства. Источники информации, принятые во внимание при экспертизе 7466 5 018 1.Дригваль Г. П, Цифровые дифференциальные анализаторы, М. , 1970 Советское радио , 2.Авторское свидетельство СССР № 355631, кл. Q06 Т 1/02, 1969 (прототип).

SU 746 601 A1

Авторы

Тарануха Виталий Модестович

Головко Сергей Михайлович

Даты

1980-07-05Публикация

1976-12-28Подача