Устройство для вычисления координат Советский патент 1980 года по МПК G06F17/10 

1

Изобретение относится к вычислительной и счетно-решающей технике и может быть использовано как вычислительное устройство специализированной ЦВМ при вычислении функциональных зависимостей с расчетом различного типа перемещений, например для вычисления траектории движения режущего инструмента в системах управления станками с числовым программньм управлением.

Известно цифровое устройство для преобразования координат, используемое для вычисления по заданным ортогональным проекциям измеряемой величины и величины ортогональных проекций, если определены их фазы, содержащее блок управления, счетчики, генератор импульсов, блоки умножения и суммирования, шифраторы и компараторы 1 .

Недостатком известного устройства является сравнительно невысокое быстродействие и узкие функциональные возможности, не Позволягадие производить вычисление в многомерней пространстве .

Наиболее близко по технической сущности к предлагаемому устройство дпя вычисления координат, содержгицее

блок управления и два арифметических блока, каждый из которых содержит последовательно соединенные первую группу элементов И-ИЛИ, регистр сдвига, вторую группу элементов И-ИЛИ, сумматор-вычитатель, третью группу элементов И-ЙЛИ и первый регистр памяти, группу элементов И, блок анализа разрядов множителя, причем уп10равляющие входы регистров сдвига соединены с первым выходом блока управления, управляющий вход первого регистра памяти соединен со вторым выход см блока управления, а информаци15онные входы первого регистра памяти и элементов И-ИЛИ первой группы соединены с соответствующими входами устройства, управляющие входы элементов И-ИЛИ второй и третьей групп 20 подключены соответственно к третьему и первому выходам блока управления, выход регистра сдвига подключен к блоку анализа разрядов множителя, выход сумматора-вычитателя через

25 группу элементов И, управляющие входы которых соединены с четвертым выходом блока управления, подключен ко второму входу регистра сдвига, выходы элементов И-ИЛИ второй группы каждого арифметического блока соеди 0нены с соответствующими входами суммирунж е-вычитающего блока, вьжод которого через четвертую группу элементов , соединенных управляющими входами с пятым выходом блока управления, подключен ко входу второj;o регистра памяти, управляющий вход которого соединен с шестым входом блока управления 2, Известное устройство обладает достаточньзм быстродействием, но не ре шает задачи вычисления координат точек пересечения заданной прямой с заданной окружностью. Цель изобретения - расширение клас са решаемых задач за счет возможности вычисления координат точек пересечения зсщанной прямой с заданной окруж .ностью. Поставленная цель достигается тем что в устройство, содержащее блок управления и два арифметических блока, каждый из которых содержит последовательно соединенные первую группу элементов И-ИЛИ, регистр сдвига, вторую группу элементов И-ИЛИ, суЕу1матор--вьз читатель, третью группу элементов И-ИЛН и первый регистр памяти, причем управляющие входы регистров сдвига соединены с первым выходом блока управления, управляющий вход регистра памяти соездккен со вторым выходом блока управления, а информационные входы первого регистра памяти и элементов И-ШШ первой группы соединены с соответствующими входами устройства, управлякхдие входы элементов И--ИЛИ второй и третьей групп подключены к третьему и первому выходу блока управ ления, выход регистра сдвига подключен к входу блока анализа разрядов множителя, выход суг-вдатора-вычитател через группу элементов И, управля Ш1.и входы которых соединены с четвёртым выходом блока управления, подключен ко второму входу регистра сдвига, вы ходы злемеитов второй группа каждого арифметического блока соединены со входами cyм v Ipyющe-вы Iитaю a e го блока, выход которого через чет вертую группу элементов , соедииеннык управляющими входами с гштым выходом блока управления, подклю чек ко входу второг-о регистра, памяти, управляющий вход .которого соеди нен с шестым входом блока управления введены два буферных регистра па.мнти два дополнительных элемента ЮТИ, две дополнительные группы элементов И-ИЛ блок анализа разряда остатка,- татор, дешифратор и блок анализа раз ряда множителя, в первый арифметичес кий блок введен блок анализа экаковьж ра:зрядов остатка f. а во второй - ком мутатор, вход блока анализа разрядов множителя через дешифратор соединен с выходом sToporo регистра памяти, перзь й вйжод дополнительного блока,, анализа разряда подключен х первому входу элемента ИЛИ соответствукяцего арифметического блока, второй вход которого соединен с -выходом блока анализа разрядов множителя соответстiByscanero арифметического блок а, третий j вход через блок анализа знаковых разрядов остатка подключен к выходу регистра памяти первого арифметического блока, а выходы элементов ИЛИ сое.цкнены с первым и вторым входами блока управления, второй, третий и четвертый входа-регистра памяти первого арифметического блока соединены соответственно с выходом сумматора-вы-штателя первох-о арифметического блока, выходом cyfJMaTopa-вычитателя второго арифметического блока и разрядffiiSM выходом сумматора-вычитателя первого арифметического блока, соединенного с третьим входом сумматора-вычитателя второго арифметического блока, выход которого подключен к второму входу регистра памяти второго арифметического блока, выход суммирующевычитающето блока через последовательно соединенные буферный.регистр памяти и элементы И-ИЛИ дополнительной группы соединен с третьим входом элементов И-ИЛИ первой группы соответстsyscffijero блока, вторые входы элементов И-ИЛИ дополнительной группы сое,цинены с выходом регистра памяти,выход блока анализа разрядов множителя второго арифметического блока подключен к первому входу второго дополнительного элемента ИЛИ, второй вход которого соединен со вторым выходом дополнительного блока анализа разрядов множителя, а выход подключен ко второму входу блока управления,вход комг утатора соединен с выходом регистра сдвига второго арифметического блока, а его выход подключен к входам двух мяадших разрядов сумматоравы штателя первого арифметического блока, управля 01дие входы буферных регистров памяти связаны с выходом записи блока управления, управляющий вход деш1-1фратора связан с разрешающим. выходом блока управления. На чертеже изображено устройство для вычисления координат. Устройство для вычисления координат содержит первый и второй арифметические блоки 1 и 2, первый арифметический блок 1 состоит -из первой группы элементов И-ИЛй 3, регистра 4 сдвига,вторей группы элементов И-ИЛИ 5, сумматора-вычитателя б, третьей группы элементов И-ИЛИ 7, регистра 8 памяти, группы элементов И 9f блока 10 анализа разрядов множигеляу второй арифметичегский блок 2 состоит из первой группы элементов И-ИЛИ 11, регистра 12 сдвига, второй группы элементов И-ИЛИ 13, С5 мм§тора вычйтатепя 14, третьей группы элементов И-ИЛИ 15, регистра 16 naNWJTKj, группы элементов И 17, блока 18 анализа разрядов множителя блок 19 управления, суммируюсдегвычи тающий блок 20, четвертую группу элементов И-ИЛИ 21, второй регистр 22 памяти, первый 23, второй 24, третий 25, четвертый 26 и пятый 27 входы устройства, дешифратор 28, до полнительный блок 29 анализа разрядов множителя, первый буферный регистр 30 памяти, первую дополнитель ную группу злементов И-ИЛИ 31, первый элемент ИЛИ 32, второй буферный регистр 33 памяти, вторую дополнительную группу элементов И-ИЛИ 34, второй элемент ИЛИ 35, коммутатор 3 и блок 37 анализа знаковых разрядов остатка. Работа устройства поясняется сле дукядами математическими зависимостя ми. Окружность Зсщается координатами центра Хо, и радиусом RQ ; прямая нормальным уравнением вида Xcos +Ysin Р. В системе координат (ОХ, OY, ), повернутой по часовой стрелке на угол (90-06), координата (О D) цент ра окружности равна XO-, Xo-,.(1) Тогда расстояние О Р вычисляется как PD-Xo cosoO-Yp si not- Р-X,cosci.-Yo s i n ct(2) из треугольника 0 PN (PN--) (0, P ,(3) координаты точек пересечения X,.i XO+D Pcosrt--PNsinot,(4) Y..1 Y-+0 Psinot+PN cosoL,(5) Xj X,-,+2PNsinoO,(6) YN ( -2PN cosfli-. Устройство настраивается на выпол нение необходимого алгоритма с помощью кода операции, поступающего н вход 26. При этом в блоке управления многопрограммный распределитель импульсов 3 настраивается на выдачу не одходимой последовательности тактирующих сигналов (импульсов). После настройки устройства на решение алгоритма координат точек пере сечения заданной прямой с заданной окружностью производится загрузка исходных данных. При этом в регистры 4 и 12 сдвига первого 1 и второго 2 арифметических блоков по входам 23 и 25 вводятся численные значения координат центра окружности соответственно Yj) , а в регистры 8 и 16 памяти по входам 24 и 26 заносится числовая-информация аргументов соответственно sin АИ .B регистр 22 памяти по входу 27 заносится численное значение Р прямой, определяемое как величина перпендикуляра, опущенного из центра исходных координат на прямую П. В соответствии с выражением (1) вычисление величин 00 производится в повернутых координатных осях на угол с. Поворот координатных осей н угол oi в арифметических блоках 1 и 2 устройства производится перемножением координат центра окружности на заданные аргументы угла oi. При этом умножение производится в соответствии с необходимым числом анализируемых разрядов множителя. Анализ на состояние разрядов множителя произвсщится в блоках 10 и 18 анализа разрядов множителя. С учетом проанализированных пар разрядов множителя через соответствующие группы элементов И-ИЛИ 7 и 15, осуществляющих необходикый вид преобразования (прямую передачу, инверсную передачу, правый сдвиг, левый сдвиг), значение множимого подается на соответствующие сумматоры-вычитатели 6 и 14, где образуются частичные произведения с соответствукхцим значением знакового разряда. Промежуточные частичные произведения сохраняются на регистре результатов в су я аторах-вычитателях 6 и 14, а значащая старшая часть разрядов результатов в такте окончания умножения поступает из обоих арифметических блоков на суммирование в сумматор-вычитатель 20, где производится суммирование производной,а их сумма через группу элементов И-ИЛИ 21 по сигналу с пятого выхода блока 19 управления переписывается в регистр памяти 22, содержимое Р которого через группу элементов И-ИЛИ 3 подается в регистр 4 сдвига, где фиксируется сигналами с первого выхода блока 19 управления, а значение вновь вычисленной координаты центра окружности в повернутых координатных осях фиксируется в регистре 12 сдвига через группу элементов И-ИЛИ 11. Вычисление разности О;,Р величин, определяквдих прямую П и центр окружности О, производится согласно выражению (2). на сумматоре-вычитателе 20, слагае№1е на поступают от регистров 4 и 12 сдвига первого и второго арифметических блоков через группы элементов И-ИЛИ 5 и 13. Разность может Сйлть как положительной,так и отрицательной. Результат, т.е. значение величины О,Р,фиксируется в регистре 22 памяти через группу элементов И-ИЛИ 21 и регистре 33 памяти по сигналам с шестого выхода и выхода записи соответственно блока 19 управления. Для определения величины PN- половины хордам, образуемой при пересечении заданной окружности с заданной прямой, необходимо согласно выражаиию (3.) найти квадратный разности квадратов величин и Rрадиуса заданной окружности. Возведение в квадрат величин и R производится путем умножения ртих величин самих на себя в два

этапа. С этой целью О.,)Р содержимое регистра 22 памяти через группу элементов И-ИЛИ 3 первого арифметического блока заносится в регистр сдвиг 4 и используется в дальнейшем как множимое. В качестве множителя 0,Р используется содержимое регистра 22 памяти, а анализ разрядов по уже описанной выше схеме производится блоком 29 анализа разрядов мнолсителя, сигналы от которого по элементу ИЛИ с сигналом от блока 10 анализа разрядов множителя поступают на первый управляющий вход блока 19 управления Процесс умножения в первом арифметическом блоке повторяется с той лишь разницей, что сдвиг анализируемых разрядов множителя, поступающих на блок 29 анализа, производится дешифратором 28, коммутация (управление) которого осуществляется подачей цифрового управлйющего сигнала от разрешающего выхода блока 19 управления Результат умножения, т.е. квадрат величины фиксируется на регистре 4 сдвига.

Величина радиуса R заносится в регистр 22 памяти через группу элементов И-ИЛИ 21 по входу 27 и в следующий момент передается в резгистр 12 сдвига через элемент И-ИЛИ 11. Затем процесс возведения Р в квадрат повторяется во втором арифметическом блоке по методике, описанной для первого арифметического блока. Результат фиксируется на регистре 12 сдвига.

По окончании возведения в квадрат величины радиуса, согласно выразкению (3), через группы элементов И-ИЛИ 4 и 13 первого и второго арифметических блоков квадраты величин R и О-,Р поступают на первый и второй входы сумматора-вычитателя 20, где производится формирование их разности (PN), величина которой, через группу элементов И-ИЛИ 21 фиксируется в регистре 22 памяти.

Для нахождения величин PN необхо димо провести операцию извлечения квадратного корня, для чего содержимое (Рм) регистра 22 памяти через элементы И-ИЛИ 11 засылается в регистр 12 сдвига, который в операции извлечения квадратного корня выполняет роль регистра подкоренного выражения, регистр 4 сдвига при этом рассматривается как ретастр корня, а регистр памяти 8 - как регистр остатка. Одновременно с записью подкоренного выражения на регистр 12 производится обнуление регистра 4 корня и установка в единичное состояние регистра 8 остатка, а в последний разряд регистра корня засылается единица После чего проводится п одинаковых циклов вычислений (где п - разрядность мантиссы). Порядок микроопераций в каждом из п циклов одинаков и сводится к анализу на блоке 37

нализа знакового разряда остатка передаче на вход сумматора-вычитаеля б инверсного значения содержиого регистра 4 корня, если в знаковом разряде остатка содержится О, ли передаче прямого кода корня, еси в знаковом разряде остатка содеркится 1.

Прямая или инверсная передача соержимого регистра 4 корня на вход умматора-вычитателя б осуществляетя с помощьнз -второй группы элементов -ИЛИ 5 первого арифметического блока, стробируемых с третьего выхода блока 19 управления. На второй вход сумматора-вычитателя б со сдвигом влево на два разряда поступает содержимое регистра 8 остатка и два развда подкоренного выражения, коммутируемые соответственно группой элементов И-ИЛИ 7 и коммутатором 36. Суммирование в первом сумматоре-вычитателе б производится с добавлением единицы на вход переноса (п+1) разряда.

Одновременно с задержкой на время получения суммы в младшем разряде с суммированием в первом сумматоре-вычитателе б производится формирование суммы, во втором сумматоревычитателе 14 к содержимому суммы, полученной на первом сумматоре-вычитателе , добавляется на вход переноса п-го разряда, если на первый вход первого сумматоравычитателя поступает инверсный код корня. Результат помещается в регистр 8 остатка и используется в каждом цикле вычисления со сдвигом влево на два разряда. В (п-1) разряд регистра 4 корня заносится значение инверсного значения знакового разряда остатка, а в п-ый разряд регистра корня всегда заносится единица.

После завершения п-го цикла на регистре 4 сдвига фиксируется вычисленное значение корня PN , а в регистр 12 сдвига через группы элементов И-ИЛИ 34 и 11 из регистра 33 памяти заносится значение величины .

Одновременно с фиксацией результата в регистр 8 памяти по входу 24 поступает значение величины sinot, а значение PN через группу элементов И-ИЛИ 5 и сумматор-вычитатель 20 фиксируется также на регистре 30 памяти. Значение величины О.Р на регистре 33 памяти сохраняется.

Заключительный этап вычисления точек пересечения заданной прямой с заданной окружностью проводится в соответствии с выражениями (4)-(7).

Зафиксированные в регистрах 4 и 12 сдвига значения величин и PN умножаются на соответствующие значения аргументов, хранимых в регистрах 8 и 16 памяти. Умножение производится одновременно на первом и втором арифметических блоках, а результаты sinctH PN cos ot фикси руются на соответствующих регистрах 12 к 4 сдвига, а также через соответствующие группы элементов И-ИЛИ 5 и 13 и сумматор-вычитатель 20 на регистрах 30 и 33 памяти, при этом значение аргументов в регистрах 8 и 16 меняются местами, т.е. регистру 8 памяти присваивается значение величин sin, а в регистр 16 памяти заносится значение cosoC. Значения PN и восстанавлива ются в регистрах 4 и 12 сдвига из буферных регистров 30 и 33 памяти по цепям групп элементов И-ИЛИ соответственно 31,3 и 34,11 одновременно с записью информации в буферные регистры. После очередного умножения PNsi и cosot, произведения от которых фиксируются на регистрах 4 и 12 сдвига, а также на буферных регистрах 30 и 33 памяти, производится ряд суммирований с целью вычисления координат точек пересечения заданных геометрических объектов. Величины координат точек пересечения фиксируются соответственно X ц-i на регистре 8 памяти, Y)i - на регистре 16 памяти, Х - на регистре 33 памяти и на регистре 30 памяти. Предлагаемое устройство позволяет расширить класс решаемых задач за счет вычисления координат точки пере сечения заданной прямой с заданной окружностью, что дает возможность оперировать с новым классом геометрических объектов - окружностью.При вычислении перемещения время подготовки и риления указанной задачи сок ращается на 25%. Формула изобретения Устройство для вычисления координат, содержащее блок управления, регистр памяти, группу элементов И-ИЛИ суммируюаде-вычитающий блок и два арифметических блока, каждый из которых содержит группу элементов И, блок анализа разрядов множителя, регистр памяти, последовательно соединенные первую группу элементов И-ИЛИ регистр сдвига, вторую группу элемен тов И-ИЛИ и сумматор-вычитатель, а также третью группу элементов И-ИЛИ причем в каждом арифметическом блоке первые входы элементов И-ИЛИ первой группы соединены с выходом суьматора-вычитателя и первыми входами элеj eHTOB И группы, выходы которых соединены со вторыми входами регистра сдвига, выход которого подключен ко входу блока анализа разрядов множителя, выход регистра памяти через элементы И-ИЛИ третьей группы подключен ко второму входу сумматора-вычитателя, первый выход блока управления подключен к управляющим входам элементов И-ИЛИ первых групп арифметических блоков, второй - к управляющим входам регистра памяти арифметических блоков, третий - к управляющим входам элементов И-ИЛИ вторых групп, а четвертый - ко вторым входам элементов И групп арифметических блоков, выходы элементов И-ИЛИ второй группы каждого арифметического блока соединены с соответствующими входами суьвдарующе-вычитающего блока, выход которого через четвертую группу элементов И-ИЛИ, соединенных управляющими входами с пятым выходом блока управления, подключен ко входу регистра памяти, управляющий вход которого соединен с шестым выходом блока управления, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления координат точек пересечения заданной прямой с заданной окружностью, в устройство введены два буферных регистра памяти, два элемента ИЛИ, две дополнительные группы элементов И-ИЛИ, дешифратор и блок анализа разрядов множителя, в первый арифметический блок введен блок анализа знаковых разрядов остатка, а во второй - коммутатор, вход блока анализа разрядов множителя через дешифратор соединен с выходом второго регистра памяти, первый выход дополнительного блока анализа разрядов множителя подключен к первому входу элемента ИЛИ соответствующего арифметического блока, второй вход которого соединен с выходом блока анализа разрядов множителя соответствующего арифметического блока, а третий вход через блок анализа знаковых разрядов остатка подключен к быходу регистра памяти первого арифметического блока, а выходы элементов ИЛИ соединены с первым и вторым входами блока управления соответственно, второй, третий и четвертый входы регистра памяти первого арифметического блока соединены соответственно с выходом сумматора-вычитателя первого, арифметического блока, выходом сумматора-вычитателя второго арифметического блока и разрядным выходом сумматора-вычитателя первого арифметического блока, соединенного с третьим входом сумматора- вычитателя второго арифметического блока, выход которого подключен ко входу регистра памяти второго арифметического блока, выход суммируще-вычитакхдего блока через последоательно соединенные буферный регистр амяти и элементы И-ИЛИ дополнительной группы соединен с третьим входом элементов И-ИЛИ третьей группы соотетствующего арифметического блока, вторые входы элементов И-ИЛИ дополни-. 11 ; .;I4 -. , 75 ji;. тельной группы соединещ г-с выходом второго регистра памяти, выход блока анализа разрядов множителя второго арифметического блока подключен к пер вому входу второго дополнительного элемента ИЛИ, второй вход которого соединен со вторым выходом дополнительного блока анализа разрядов множитешя, а выход подключен ко второму входу блока управления, вход коммутатора соединен с выходом регистра сдви га второго арифметического блока, а его выход подключен к входам двух младших разрядов сумматора-вычитателя первого арифметического блока, управляющие входа буферных регистров памяти соединены с выходом записи блока управления, управляющий вход дешифратора соединен с разрешающим выходом блока управления. Источники информации, принятые во внимание при экспертизе 1, Авторское свидетельство СССР J 519717, кл. G Об F 15/34, 1974, 2« Авторское свидетельство СССР по заявке 2523705, 1977 (прототип).

S

Ц

Sa

L.

CMlOr

п

«.

а м.

Ь

s

lf

to

««

9

к

RI

SS

т

ff 09

t 1

ц

to