Устройство для контроля временных диаграмм логических блоков Советский патент 1980 года по МПК G06F11/26 

Изобретение огаоси1.,я к вычислительной тех нике и предназначено для поиска неисправносте и ошибок в аппаратных и програмлшых средствах электро1шого цифрового оборудования. Известно устройство для диагностики неисправностей в логических схемах, содержащее тактовый генератор, счетчик импульсов, блок вычисления синдрома, дешифратор, элементы ИЛИ, счетчик неисправностей, коммутатор, элементы Л, дополнительный генератор импульсов 1. Недостатком известного устройства является невозможность анализа логических време1шых диаграмм. Наиболее близким к изобретеш Ю по технической сущности и дocтигaeмo iy результату является устройство для контроля логических схем, содержащее регистр, цоторый с помощью исходных шкн подключается к исследуемому объекту, запоминающее устройство, блок управления запоминающим устройством, цифровой компаратор, блок шгфровой задержки, блок управления устройством отображения,, устройство отображения информации, генератор импульсов дискретизации, блок синхронизации, блок преобразования информации, блок выработки временной диаграммы, блок выработки знаковой информации. При проведении диагностических работ ццша синхронизации устройства подключается к системному синхросигналу исследуемого объекта, а входные шины - к его шинам, в качестве которых могут служить адресные или информационные шины электронного цифрового оборудования. Устройство работает в двух основных режимах. При анализе логических состояний шина синхронизации устройства подключается к системному синхросигналу исследуемого объекта, а входные шины данных - к проверяемым шинам. При каждом приходе cинxpoи myльca происходит запоминание состояния проверяемых точек в ЗУ, а затем отображение на экране телевизионного монитора. Имеется возможность запускать устройство по заданному кодовому слову, по какомулибо единичному сигналу, а также возможность задержать запуск. При анализе логических временных диаграмм работа устройства синхронизируется внутренним высокочастотным н высо3788костабильным генератором импульсов. При каждом импульсе происходит опрос логических соСТОЯ1ШЙ контролируемых точек, запоминание их, а затем отображение на монитор. В этом случае обеспечивается анализ асинхронных логических схем, а также измерение временных интервалов 2. К недостаткам этого устройства можно отнести то, что оно не обеспечивает анализ временных диаграмм (запоминающее устройство имеет ограниченный объем), а также контроль информации по паритету и идентификацию и индиг кацию ошибок. Цель изобретения - расширение функциональ кых возможностей за счет обеспечения возможНОС1И иccJleдoвa шя временных диаграмм, разрядность которых превышает разрядность блока памяти. Поставленная цель достигается тем, что в устройство для контроля временных дааграмм логических блоков, содержащее входной регистр блок сравнения, блок управляемой задержки, блок памяти, блок управления памятью, блок yпpaвлe tия отображением, блок отображения, блок синхронизации, генератор импульсов, первый коммутатор, блок формирования сигнала подсвета и генератор знаков, причем информацион ые входы входного регистра являются информационными входами устройства, синхронизационный вход устройства соединен с управляюишм входом блока синхронизации, так товый вход которого соединен с выходом генератора импульсов, выход блока синхронизации соеданен с синхронизационными входами входного регист ра, блока сравненияJ блока управляемой задержки и блока управления памятью, выход которого соединен с управляющим входом блока памя ти и первым управляющим входом блока управ ления отображением, выходы входного регистра соединены с информационными входами блока . памяти и со входами блока сравнения, выход которого через блок управляемой задержки соединен с управляющим входом блока управления памятью, выход блока памяти соединен с информационным входом первого коммутатора, первый и второй выходы которого соединены соответственно с первым входом генератора знаков и со входом блока формирования сигнала подсвета, первый и второй входы блока управления отображения соединены соответственно с выходами блока формирования сигнала подсвета и генератора знаков, выход блока управления отображением соединен со входом бло ка отображения, введены второй и третий коммутаторы, генератор псевдослучайной последовательности и блок контроля по четности, причем информационный выход блока памяти соединен со входом блока контроля по четности, выход соединен со вторым управляющим входом блока управления отображением, выход блока синхронизации соединен с синхронизирующим входом генератора псевдослучайной последовательНости информащюнные выходы которого соединены с информационными входами второго коммутатора, выход второго коммутатора соединен со вторым входом генератора знаков, выходы входного регистра соединены с информационными входами третьего коммутатора, выход которого соединен с информационным входом генератора псевдослучайной последовательное™. На фиг. 1 приведена структурная схема устройства для контроля временных диаграмм логических блоков; на.фиг. 2 - формы отображения информации при различных режимах работы. Устройство содержит информационные входы 1 устройства, синхронизационный вход 2 устройства, входной регистр 3, блок 4 сравнения, блок 5 управляемой задержки, блок 6 памяти, блок управления памятью, блок 8 управления отображением, блок 9 отображения, генератор 10 импульсов, блок 11 синхронизации, первый коммутатор 12, блок 13 формирования сигнала подсвета, генератор 14 знаков, третий коммутатор 15, сумматор 16 по модулю два, сдвиговый регистр 17, второй коммутатор 18, блок 19 контроля по четности. Сумматор 16 по модулю два и сдвиговый регистр 17 образуют генераторы 20 псевдослучайной последовательности. Информационные входы входного регистра 3 подключены к информащюнным входам 1 устройства , а синхронизационный вход 2 устройства соединен с управляющим входом блока 11 синхронизации, тактовый вход которого соединен с выходом генератора 10 импульсов, выходы входного регистра 3 соединены со входами блока 6 памяти, со входами блока 4 сравнения, со входами третьего коммутатора 15, выход третьего коммутатора 15 соединен с информационным входом генератора 20 псевдослучайной последовательности. Выход блока И соединен с синхронизационным входом блока 4 сравнения, блока 5 управляемой задержки, блока 7 управления блоком памяти, генератора 20 псевдослучайной последовательности, выход блока 4 сравнения соединен через блок 5 управляемой задержки со входом блока 7 управления памятью, выход блока 7 соединен со входом блока 6 памяти и блоком 8 управления устройством отображения, выход блока 6 соединен со входом первого коммутатора 12 и блоком 19 контроля по четности, выход блока 19 контроля по четности соединен со входом блока 8. Выходы блока 8 соединены со входом блока 9 отображения, выходы первого коммутатора 12 соединены соответственно со входом блока 13 и входом блока 14. Выходы блоков 513 и 14 соединены с соответствующими входами блока 8, выходы генератора псевдослучайной последовательности соединены с информационными входами второго коммутатора 18 выход которого соединен со входом блока 14 Устройство для контроля временных диаграмм работает в следующих режимах. Анализ Логических состояний, В этом режиме синхронизационный вход 2 устройства подключается к синхронному синхросигналу исследуемого объекта, а информа, ционный вход 1 устройства - к проверяемым точкам объекта. При каждом поступлении синхроимпульса во входном регистре 3 происходит запоминание логических состояний входов объекта, а затем та же информация переписывается в блок 6 памяти и отображается на экране блока 9 отображения. При этом оператор может запустить устройство по какому-либ ключевому слову или задержать запуск,на определенное число периодов синхроимпульсов, В этом случае требуемое ключевое слово заносится оператором в блок 4 сравнения и при совпадении входного слова с указанным проис ходит заполнение блока б памяти и отображение. При желании задержки сбора данных оператор заносит требуемую задержку в цифровой форме в блок 5 управляемой задержки и с момента перехода сигнала сравнения из блока 4 в блоке 5 происходит подсчет импуль сов и после указанного оператором количества синхроимпульсов управление передается бло ку 7 для заполнения блока 6 и отображения. Результатом обработки информации может быть временная диаграмма (см. фиг, 2а), дво ичная информация (см, фиг, 26), восемеричная или шестнаддатеричная информация (см, фиг, 2в) по желанию оператора. Анализ логических временных диаграмм, В этом случае в блок 11 синхронизации поступают импульсы от высокочастотного и высокостабильного генератора 10 импульсов, с помощью которого происходит опрос информационных входов 1 устройства и запоминание результатов опроса блока памяти и далее отоб ражение. В этом режиме измеряются и анализируются как синхронные, так и асинхронные временные диаграммы. Результатом опроса является временная диаграмма, представленная на фиг, 2а, Анализ длинных. сик,чронных временных диаграмм с применением остатошых кодов. Для анализа длинных временных диаграмм требуется сжатие информации с применением генератора 20 псевдослучайной последовательности, Лля этой цели в устройстве применен принцип полиномной генераили кодов, который реализуется с помощью генератора 20 псевдо116случайной посчедовательности, состоящего иэ сумматора 16 по модулю два и сдвигающего регистра 17, четыре разряда которого образуют обратные связи через сумматор. С помощью третьего коммутатора 15 оператором выбирается один из информационных входов 1 устройства, в качестве которого может быть, например, контакт микросхем. При появлении на выходе третьего коммутатора 15 временной диаграммы, которую требуется анализировать и одновременно синхроимпульсов на выходе блока 11, в блоке 17 происходит сдвиг обрабатываемой информации. При этом содержимое регистра 17 с помощью обратных связей и сумматора 16 хранит образ информации, поданной на вход сдвигающего регистра 17. После окончания временной диаграммы и синхроимпульсов в регистре остается остаток, который и дает представление об исходной информации. Если остаточный код эталонной временной диаграммы известен, то можно с вероятностью 99,998% утверждать является лн проверяемая диаграмма правильной или ощибочной. Этот способ анализа временной диаграммы дает большой экономический эффект в производственных условиях, так как позволяет применять неквалифицированный обслуживающий персонал, который с помощью таблицы остатков эталонных схем проверяет работоспособность реальной схемы. После формирования остатка эта информация по четыре разряда через второй коммутатор 18 подается на знаковый генератор 4 знаков и отобра ается в шестнадцатиричной форме. Результаты анализа отображены на фиг, 2г, где первая цифра указывает номер проверяемого информационного входа I (контакта микросхемы) , а вторая - остаток к шестнадцатиричной форме. Контроль информации по четности и идентификации и индикация ошибок. В этом случае проверяется инфор,маш1я величиной в один байт совместно с контрольным разрядом, считывается из ЗУ и подается в блок 19 контроля по четности, где происходит анализ информации по нечетности логических еди1шц, результаты работы отображаются на экране монитора (см, фиг, 2д), где точками обозначены ошибочные коды. Этот режим работы анализатора дает большую экономию времени при отладке последовательных устройств, и устройств сопряжения, когда передается информация, сопровождаемая контрольными разрядами. Устройство для контроля временных диаграмм логических блоков может заменить полуавтоматические пульты проверки логических блоков, при этом снижается требоваш1е к квалификации настройщиков у.мен зается время отладки логических блоков на 30-40%. Формула изобретения Устройство для контроля временных диаграмм логических блоков, содержащее входной регистр, блок сравнения, блок управляемой задержки, блок памяти, блок управления памятью, блок управления отображением, блок отображения, блок синхронизации, генератор импульсов, первый коммутатор, блок формирования сигнала подсвета и генератор знаков, причем информационные входы входного регистра являются информационными входами устройства, синхронизационный вход устройства соединен с управляющим входом блока синхронизации, тактовый вход которого соединен с выходом генератора импульсов, выход блока синхро1шзации соединен с синхронизационными входами входного регистра, блока сравнения, блока управляемой задержки и блока управления памятью, выход которого соединен с управляющим входом блока памят и первым управляющим входом блока управления отображе1шем, выходы входного регист ра соединены с информационными входами блока памяти и со входами блока сравнения, выход которого через блок управляемой: задержки соединен с управляющим входом бло ка управления памятью, выход блока памяти соединен с информационным входом первого коммутатора, первый к второй выходы котор го соединены соответственно с первым входом генератора знаков и со входом блока формирования сигнала подсвета, первый и второй входы блока управления отображения соединены соответственно с выходами блока формирования сигнала подсвета и генератора знаков, выход блока управления отображением соединен со входом блока отображения, о т л ичающееся тем, что, с целью расщирения функциональных возможностей за счет обеспечения возможности исследования временных диаграмм, разрядность которых превышает разрядность блока памяти, устройство содержит второй и третий коммутаторы, генератор псевдослучайной последовательности и блок контроля ио четности, причем информационный выход блока памяти соединен со входом блока контроля по четности, выход которого соединен со вторым управляющим входом блока управления отображением, выход блока синхронизации соединен с синхронизирующим входом генератора псевдослучайной последовательности, информационные выходы которого соединены с информационными входами второго коммутатора, выход второго коммутатора соединен со вторым входом генератора знаков, выходы входного регистра соединены с информационными входами третьего коммутатора, выход которого соединен с информационным входом -генератора псевдослучайной последовательности. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 548862, кл. G 06 F 11/00, 1975. 2.Авторское свидетельство СССР по заявке N 2596308/18-24, кл. G 06 F 11/00, 27.03.78 (прототип).