Устройство для вычисления сумм произведений Советский патент 1981 года по МПК G06F7/49 

(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ

1

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.

Известно устройство для вычисления сумм произведений, содержащее регистры множимого и множителя, сумматор и матрицу модулей, выход которой соединен со входом сумматора, а входы подключены к выходам регистров tlj .

Недостаток: этого устройства - большое количество оборудования. Кроме того, данное устройство предназначено для вычисления суммы произ ведений только положительных чисел.

Наиболее близким к изобретению по технической сущности является устройство для вычисления сумм произведений, содержащее первый и второй сумматоры, входы которых являются входами первого и второго множимых, регистры суммы и разности, входы которых подключены к выходам первого и второго сумматоров, блоки вычисления произведений, связанных своими входами с выходами блока хранения признаков первого и второго множителей, ВХО.ЦЫ которого соединены с выходами блока формирования признаков первого и второго множителе.й, два многовходовых сумматора, регистры з держки, третий и четвертый сумматоры, входы которых подключены к выходам блоков вычисления произведений. Это устройство работает в избыточной двоичной системе счисления и выдает результаты вычисления последовательным кодом, начиная со старшего разряда,

0 непосредственно в процессе вычисления, что -Обеспечивает ее высокое быстродействие 12 .

Недостатками данного устройства являются вычисление суммы и разнос5ти только двух произведений и большие аппаратурные затраты.

Цель изобретения - упрощение устройства и повышение функциональных возможностей.

0

Для достижения этой цели в устройство, содержащее первый и второй сумматоры, входы которых являются входами соответственно первого и второго множимых устройств, а выходы соответ5ственно подключены ко входам регистра суммы и разности, мнОговходовой сумматор, введены регистры множителей, ксэммутатор и регистр хранения результата, причем входы первого и второго 0 регистров множителей являются входами соответственно первого и второго Множителей устройства, а выходы регистров множителей подключена к упра ляющим входам коммутатора, информационными входами подключенного к выходам регистров сумгФ и разности, а выходами - к первой группе входов многовходового сумматора, вторая группа входов которого подключена к выходу старшего разряда регистра хра нения результата, вход младшего разряда которого соединен с выходом мно говходового сумматора, На чертеже представлена структурная схема устройства для вычисления произведений. . Схема содержит вход 1 первого мно жимого, вход 2 второго множимого, первый 3 и второй 4 сумматоры, регистр 5 суммы, регистр 6 разности, коммутатор 7, входы 8 и 9 первого и второго множителей, регистры 10 и 11 множителей, многовходовой сумматор 12, регистр 13 хранения резуль тата и выход 14 устройства. Входы 1 и 2 устройства подключены к входам первого 3 и .второго 4 сумматоров, выходы которых соединены с входами соответственно регистра 5 су мы и регистра б разности, подключенных к информационным входам коммутатора 7, Входы 8 и 9 устройства под ключены к входам регистров 10 и 11 множителей, выходы разрядов которых подключены к управляющим входам коммутатора 7. Первая группа входов мно говходового сумматора 12 подключена к выходам коммутатора /, а вторая группа входов - к выходу старшего разряда .регистра 13 хранения результ тов, вход младшего разряда которого соединен с выходом многовходового сумматора 12. Вычисление суммы произведений в каждом цикле производится по следую щему алгоритму Z АС + BD , где А и В - множимыеj выраженные цифрами 1,0,1; С и D - множител и, выраженные . цифрами I, t. Так как каждый разряд множителей иожет принимать только значения Т или I, то текущая сумма произведений Z может быть получена путем фор 4иpoвaния суммы или разности множимы R А - В S А - 8 Значения первого и второго множи Nttux подаются поразрядно, начиная со старшего разряда, по входам 1 и 2 в сумматоры 3 и 4, которые работают в избыточной двоичной .системе счислен В сумматоре 3 образуется сумма 5 мн жимых, которая заносится в регистр 5 суммы, а в сумматоре 4 образуется разность R множимых, которая заноси ся в регистр б разности. В каждом такте работы устройства информация в регистрах 5 и б сдвигается на один разряд. Одновременно в регистры 10 и 11 по входам 8 и 9 поразрядно, начиная со старшего п-го разряда, подаются значения множителей, которые заносятся в k-e (k n,n-11) разряды регистров . В соответствии со значениями k-x разрядов множителей С и О, поступающих с выходов k-x разрядов регистров 10 и 11 на управляющие входы коммутатора, на выходе коммутатора 7 выдаются сумма или разность соответствующих J-X (j m,m-l,...,1) разрядов множимых А и В. Так как значения суммы, и разности множимых подаются на информационные входы коммутатора по положительным (S и R) и отрицательным (5 и R) шинам, то отрицательные значения суммы и разности Множимых получают путем взаимной--перестановки положительных и отрицательных шин на входах коммутатора. Полученные значения сумм произведений J-X разрядов множимых на k-e разряды множителей с выходов коммутатора 7 подаются на 2h входов многовходового сумматора 12, работающего в избыточной системе счисления. Одновременно на входы этого же сумматора с выхода регистра 13 хранения результата подается значение соответствующего частичного результата, который был получен в предьвдущем цикле вычислений. в первом такте в п-й разряд регистров 10 и 11 множителей запишутся значения старших п-х разрядов множителей, а в первые разряды регистров 5 и 6 запишутся значения суммы 5 и разности RIY, старших т-х разрядов множимых выхоцов сумматоров 3 и 4. Значения п-х разрядов регистров множителей и полученные значения сумр/и S и разности К поступают в коммутатор 7. На первой группе выходов коммутатора 7 получим сукнчу произведений т-х разрядов множимых на п-ые разряды множителей, которая подается на первую пару входов многовходового сумматора 12. Во втором такте работы устройства в (п-1)-й разряд регистров 10 и 11 множителей запишутся значения i;n-J)-x разрядов множителей, а в первые разряды регистров 5 и 6 запишутся значения cyMivffij S и разности R, (m-t)-x разрядов множимых. Во вторые разряды регистров 5 и б запишутся значения сулшы и разности т-х разрядов множимых. В коммутатор 7 во втором такте поступают значения п-го и (n-l)-ro разрядов регистров 10 и 11 множителей, зиачени.а сумм S и Srvi- i и значения разностей R и R с выходов соответственно второго и первого разрядов регистров 5 и 6. На первой группе выходов коммутатора по