Параллельный накапливающий сумматор Советский патент 1981 года по МПК G06F7/50 

1

Изобретение относится к цифровой вычислительной технике, а именно к параллельным накапливающим сумматорам.

По основному авт. св. № 581470 известен параллельный накапливающий сумматор, содержащий в каждом разряде триггер, элемент И и элемент ИЛИ, выход которого подключен ко входу счетного триггера, а входы соединены с выходом элемента И соответствующего разряда и выходом триггера предыдущего разряда сумматора, первые входы элементов И подключены к входам соответствующих разрядов числа, щина управления сложением подключена к другим входам элементов И четных разрядов сумматора непосредственно, а нечетных разрядов - через элемент задержки 1.

Недостатком данного сумматора является невозможность выполнения операции сдвига.

Цель изобретения - расщирение функциональных возможностей устройства, заключающегося в возможности выполнения операции сдвига.

Поставленная цель достигается тем, что в каждый разряд сумматора введен второй элемент И, первый вход которого соединен

С выходом триггера данного разряда, а выход - с третьим входом элемента ИЛИ данного разряда, кроме того в сумматор также введен второй элемент задержки и щина управления сдвигом, которая соединена со вторыми входами всех вторых элементов И четных разрядов непосредственно, а нечетных разрядов - через второй, элемент задержки:

На чертеже представлена функциональная схема двух разрядов сумматора.

Сумматор содержит триггеры 1, элементы ИЛИ 2, первые элементы И 3 нечетных и 4 четных разрядов, элемент 5 задержки, щину 6 управления сложением, входы 7 нечетных и 8 четных разрядов слагаемого, вторые элементы И 9, элемент 10 задержки и щину 11 управления сдвигом.

При подаче сигнала на щину 6 сумматор производит сложение числа, записанного в триггерах 1 сумматора, и числа, поступающего на входы 7 и 8 сумматора Сложение производится аналогично основному изобретению.

При выполнении сдвига короткий импульс подается на щину 11 управления сдвигом и, пройдя через элементы И 9 и ИЛИ 2