Постоянное запоминающее устройствоС АВТОНОМНыМ КОНТРОлЕМ Советский патент 1981 года по МПК G11C29/00 

Изобретение относится к запоминаю щим устройствам. Известно постоянное запоминающее устройство с автономным контролем, содержащее блоки формирования контрольных разрядов кода Хэмлинга, формирователи проверочного слова, дешиф ратор одноразрядных ошибок, схему обнаружения двухразрядных ошибок l Недостатком этого устройства является его сложность. Наиболее близким к предлагаемому техническим, решением является устрой ство, содержащее М модулей памяти из В разрядов в каждом модуле, устройст во контроля, состоящее из В блоков контроля по четности и обнаруживающе ошибки при отказе модуля памяти, т. е до В разрядов 121. Недостатком этого устройства явля ется его сложность вследствие избыточности в проверочных разрядах при обнаружении многократных детерминированных ошибок, имеющих ассиметричный характер,-которые возникают, при отказе многоразрядных панелей памяЦель изобретения - упрощение устройства. Поставленная цель достигается тем, что в постоянное запоминающее устройство с автономным контролем, содержащее накопители, формирователи сигналов четности и блок обнаружения ошибки, причем одпл из входов накопителей и входы первого и второго формирователей сигналов четности подключены по входным числовым шинам, выходы первого, второго и третьего формирователей сигналов чётности-соединены с другими входами накопителей, выходы которых подключены.к выходным числовым шинам и входам четвертого и пятого формирователей сигналов четности, входы блока обнаружения ошибки соединены соответственно с выходами четвертого, пятого и шестого формирователей сигналов четности, а вы ход блока обнаружения ошибки является контрольным выходом устройства, введены две группы сумматоров по модулю два, две группы элементов И и две группы элементов ИЛИ, причем входы сумматоров по модулю два первой группы и элементов И первой группы подключены к входным числовым шинам устройства, а выходы - к соответствующим входам элементов ИЛИ первой группы, выходы которых соединены со входами третьего формирователя сигналов четности, входы сумматоров по модулю два второй группы и элементов И второй группы подключены к выходным.числовым шинам, а выходы - к соответствующим входам элементов ИЛИ второй группы, выходы которых соединены со входс1ми шестого формирователя сигн.алов четности. На чертеже изображена функциональ ная схема предложенного .устройства. Устройство содержит накопители 1.1 - 1.М, выполненные на запоминаю1ДИХ микросхемах и имекяцие каждый по четыре разряда:, . блок 2 обнаружения ошибки, первый 3.1, второй 3.2 и тре тий .3.3 формирователи сигналов четности, первую 4 и вторую 5 группы сумматоров по модулю два, состоящие каждая из М двухразрядных сумматоров по модулю два, первую 6.1 - 6.3 и вторую 7.1 - 7.3 группы элементов И, состоящие каждая из М схем И, первую 8 и вторую 9 группы элементов ИЛИ, х:остоящив каждая из М схем ИЛИ, четвертый 10.1, пятый 10.2 и шестой 10.3 формирователи сигналов четности входные 11 и выходные 12 числовые шины. Одни из входов накопителей 1.1 1.М и входы первого и второго формирователей сигналов четности подключе ны ко входным числовым шинам 11. Выходы первого 3.1, второго 3.2 и третьего 3.3 формирователей сигналов четности соединены с другими выходами накопителей 1.1-1.М,.выходы котор подключены к выходным числовым шинам 12 и входам четвертого 10.1 и пятого 10.2 формирователей сигналов четности. Входы блока 2 обнаружения ошибки соединены соответственно с выходами четвертого 10.1, пятого 10.2 и шестого 10 .3 формирователей сигналов четности, а выход блока 2 обнаружения ошибки является контрольным выходом устройства. Входы сумматоров по модулю два первой группы 4 и элементов И первой группы 6 подключены к входным числовым шинам 11 устройст ва, а выходы - к соответствуклдим вхо дам элементов ИЛИ первой группы 8, выходы которых соединены со входами третьего формирователя 3.3 сигналов четности. Входы сумматоров по модулю два второй группы 5 и элементов И второй группы 7 подключены к выходным числовым шинам 12, а выходы - к соответствующим входам элементов ИЛИ второй группы 9, выходы Которых соединены со входами шестого формироват ля сигналов четности 10.3. . Устройство работает следующим образом. По входным числовым шинам 11 поступает двоичкий код числа, подлежащего записи в накопители 1.1-1.М. Для автономного контроля и обнаружения ошибок до четвертой кратности включительно, возникающих при отказах в одном из четырехразрядных накопителей 1.1-1.М, формируется трехазрядный контрольный код, представяющий собой сочетание трех признаков. Поскольку каждый из накопителей 1.1-1.М является четырехразрядным, то для формирования признаков, составяющих контрольный код, записываемое число разбивается на группы по четыре разряда. Для формирования первого признака контрольного кода р каждой группе из четырех разрядов выбираются первый, второй и четвертый разряды, которые подаются на входы формирователя сигнала четности 3.1, где вырабатывается признак четности или нечетности информации выбранных разрядов, и полученный результат записывается в первый контрольный разряд накопителей 1.1-1.М. Для формирования второго признака контрольного кода из каждых четырех разрядов выбираются первый и третий разряды и формирователь 3.2 сигнала четности, вырабатывает признак четности или нечетности информации выбранных разрядов, который записывается во второй 1 онтрольный разряд накопителей 1.1-1.М. Третий признак контрольного кода формируется при помощи первой группы сумматоров 4 по модулю два, элементов И первой группы 6.1-6.3, элементов ИЛИ, первой группы 8 и третьего формирователя 3.3 сигналов четности. Кс1ждый из М двухразрядных сумматоров по модулю два первой группы 4 образует сумму по модулю два значений второго и четвертого разрядов каждой группы из четырех разрядов записываемого числа. Элементы И первой группы 6.1 вырабатывают признак конъюкции значений первого и третьего разрядов и отрицания значений второго и четвертого разрядов для каждой из М групп по четыре разряда. Элементы И первой группы 6.2 вырабатывают -признак конъюнкции значений второго, третьего и четвертого разрядов и отрицания значения первого разряда для каждой из М групп по чеTbtpe разряда. Элементы И первой группы 6.3 вырабатывают признак конъюнкции значений второго и четвертого разрядов и отрицания значения третьего разрядов для каждой из М групп по четыре разряда. -Полученные значения с выходов элементов И 6.1-6.3 первой группы и сумматоров по модулю два первой группы через соответствующие М элементов ИЛИ первой группы 8 подаются на входы формирователя сигналов четности 3.3, где вырабатывается итоговый признак четности, который записывается в третий контрольный разряд накопителей .1.1-1.М. Таким образом, при записи информационные разряды поступившего на вход устройства числа записываются в соответствующие накопители 1.1-l.M, а значения контрольного кода - соответственно в три контрольных разряда накопителей 1,11.М. При считывании аналогичным обра зом формируется второй трехразрядный контрольный код для информации, считанной из накопителей 1.1-1.М, при помощи второй группы сумматоров по модулю два 5, элементов И второй гру пы 7.1-7.3, элементов ИЛИ 9 второй группы и четвертого 10.1, пятого 10 И шестого 10.3 фррмирователей сигналов четности. Второй контрольный код подается на входы блока 2 обнаружения ошибок. Можно показать, что при любом однократном и многократном отказе в одном из накопителей 1.1l.M значения второго контрольного ко да не совпадают со значениями первого контрольного кода, считанными из контрольных.разрядов накопителей 1.1-1.М. При этом блок 2 обнаружения ошибок сравнивает значения первого и второго контрольных кодов и выдает сигнал ошибки при их несовпадении. Таким образом,.обнаруживается любая ошибка до четвертой кратности включительно. Технико-экономическое преимущество предложенного устройства заключается в упрощении устройства и повыше нии его надежности за счет уменьшения по сравнению с известным количества контрольных разрядов в накопи теле для обнаружения с той же точностью пакетных ошибок до четвертой кратности включительно. Формула изобретения Постоянное запоминающее устройство с автономным контролем, содержащее накопители, формирователи сигналов четности и блок обнаружения ошибки, причем одни из входов накопителей и входы первого и второго формирователей сигналов четности подключены по входным числовым шинам, выходы первого, второго и третьего формирователей сигналов четности соединены с другими входами накопителей, выходы которых подключены к выходным числовым шинам и входам четвертого и пятого формирователей сигналов чётности, входы блока обнаружения ошибки соединены соответственно с выходами четвертого, пятого и шестого формирователей Сигналов четности, а выход блока обнаружения ошибки является контрольным выходом устройства, отл.ичающееся тем, что, с целью упрощения устройства, оно дополнительно содержит две группы сумматоров по модулю два, две группы элементов И и две группы элементов ИЛИ, причем входы сумматоров по модулю два первой группы и элементов И первой группы подключены к входным числовым шинам устройства,.а выходы к соответствующим входам элементов ИЛИ первой группы, выходыкоторых соединены со входами третьего формирователя сигналов четности, входы сумматоров по модулю два второй группы и элементов И второй группы подключены к выходным числовым шинам, а выходы - к -соответствующим входам элементов ИЛИ второй группы, выходы которых соединены со входами шестого формирователя сигналов четности.-, Источники информации, принятые во внимание при экспертизе 1.Патент США 3573728, кл. 340-146.1, опублик. 1971. 2.Патент Великобритании №1391976 кл. G 4 А, опублик. 1975 (прототип).