Устройство для сложения Советский патент 1981 года по МПК G06F7/50 

1

Изобретение относится к вычислительной технике и предназначено для сложения двух двоичных чисел.

Известны устройства для сложения, содержащие три регистра сдвига и один сумматор на три входа 1.

Известно устройство для сло;кения, содержащее два регистра, триггер, четыре элемента И, два элемента .ИЛИ, элемент НЕ и два элемента задержки, причем единичный и нулевой выходы триггера подключены к первым входам первого у, второго элементов И соответственно, вторые в:$оды которых соединены с выходом первого регистра, вход которого подключен к выходу первого элемента И/ выход второго элемента И через первый элемент задержки подключен к единичному входу триггера, нулевой и единичный выходы триггера соединены с первыми входами третьего и четвертого элементов И соответственно, выходы которых подключены ко входам первого элемента ИЛИ, выход которого соединен со входом второго регистра, выход которого подключен ко второму входу третьего элемента И и входу элемента НЕ, выход которого подключен .ко второму входу четвертого

элемента И, нулевой вход триггера через второй элемент задержки соединен с выходом второго элемента ИЛИ, первый вход которого подключен к шине сброса, а второй вход - к выходу элемента НЕ 2.

Недостаток этих устройств для сложения заключается в их относительной сложности.

10

Наиболее близким к предлагаемому является устройство для сложения, содержащее два регистра, триггер, два элемента И, два элеме 1та ИЛИ и элемент задержки, .причем ° прямой

15 выход первого регистра подключен к первому входу первого элемента И, выход которого соединен со входом первого регистра, инверсный выход триггера подключен к первому входу

20 второго элемента И, прямой выход триггера подключен ко входу элемента задержки, выход которого подключен к первым входам первого и второго элементов ИЛИ и ко второму

25 входу первого -элемента И, инверсный выход первого регистра подключен ко второму входу первого элемента ИЛИ, выход которогосоединен с инверсным входом установки в единичное состояние триггера, выход второго регистра подключен к инверсному входу установ ки Б нулевое состояние триггера и ко второму входу второго элемента ИЛИ, выход которого соединен с инверсным входом установки в единичное состояние триггера, выход второго регистра подключен к инверсному вхо ду установки в нулевое состояние триггера и ко второму входу второго элемента ИЛИ, выход которого подклю чен ко второму входу второго элемента И, соединенного выходом со входом второго регистра 3 . Однако и такое устройство обладае относительной сложностью. Цель изобретения упрощение устройства для сложения. Поставленная цель достигается тем, что в устройство для сложения, содержащее два регистра, два элемен та И, элемент ИЛИ и элемент задержк выход которого соединен с первыми в дами элемента ИЛИ и первого элемент И, который подключен вторым входом к выходу первого регистра и выходом go входу первого регистра, выход эл яента ИЛИ подключен к первому входу gTOporo элемента И, введен элемент ИСКЛЮЧАЩЕЕ ИЛИ, выход которого сое динен со входом второго регистра, первый вход - с выходом второго регистра и вторым входом второго эле яента И и второй вход-с выходом эле рлекта ИЛИ, выход первого регистра соединен со вторым входом элемента ИЛИ и выход второго элемента И соединен с выходом элемента задержк .На чертеже изображена структурна . схема предлагаемого устройства для сложения, Устройство содержит два регистра 1 и 2, элемент 3 задержки, два элемента И 4 и 5, элемент ИЛИ 6 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Вход регистра 1 подключен к выходу элемента И 4, первый вход которого соединен с выходом элемента 3 задержки и первым входом элемента ИЛИ б, который подключен вторым входом к выходу регистра 1 и второму входу элемента И 4. Выход регистра 2 соединен с первыми входами элементов И 5 и ИСКЛ10ЧАКЛДЕЕ ИЛИ 7, выход которого подключен ко входу регистра 2. Вход элемента задержки 3 подключ к выходу элемента И 5, второй вход которого соединен с выходом элемента ИЛИ б и вторым входом элемента ИСКЛ ДЮЩЕЕ ИЛИ 7. Устройство для сложения работает следующим образом. В регистрах 1 и 2 содержатся двоичные коды слагаелих, которые считываются с выходов регистров пос ледовательно, начиная с младших разрядов. На выходе элемента 3 задержки действует нулевой сигнал. Младшие разряды первого слагаемого с выхода регистра 1 через элемент ИЛИ 6 поступают на второй вход элемента ИСКЛЮЧАВДЕЕ ИЛИ 7, на первый вход которого поступают младшие разряды второго слагаемого с выхода регистра 2.. Элемент ИСКЛЮЧАЩЕЕ ИЛИ 7 осуществляет суммирование по модулю два двоичных кодов слагаемых, а результат записывается в регистр 2. Так продолжается до первой комбинации кодов 1-1 в соответствующих разрядах слагаемых. Причем до первой комбинации кодов 1-1 элементы И 4-5 закрыты, что обеспечивает стирание младших разрядов первого слагаемого в регистре 1. Первая комбинация кодов 1-1.приводит к срабатыванию элемента И 5, на выходекоторого формируется единичный сигнал, который спустя такт начинает действовать на выходе элемента 3 задержки, что приводит к открыванию элемента И 4. Единичный сигнал с выхода элемента 3 задержки через элемент ИЛИ б поддерживает элемент И 5 в открытом состоянии до первого нулевого кода второго слагаемого, считываемого с выхода регистра 2. В этом случае на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 также поддерживается единичный сигнал, что переводит элемент 7 в режим инвертирования разрядов второго слагаемого. Таким образом, после первой комбинации кодов 1-1 в. регистр 2 -записываются инвертированные разряды второго слагаемого, а разряды первого слагаемого переписываются безизменения с выхода регистра 1 на его вход. В таком режиме устр ойство работает до первого нулевого кода второго слагаемого, сигнал которого с выхода регистра 2 поступает на первый вход элемента И 5, закрывая его. В следующем такте на выходе элемента 3 задержки устанавливается нулевой сигнал,который закрывает элемент И 4. После первого нулевого кода второго слагаемого устройство возвращается в исходное состояние и вычисления повторяют аналогичным образом до полной очистки регистра 1.Двоичный код суммы фиксируется в регистре 2. Вычисления выполняются за один или несколько циклов. Длительность цикла составляет п тактов, где п количество разрядов слагаемых. Пример 1. Выполним сложение Z X + Y, где X - первое слагаемое, а Y - второе слагаемое. )о001100101101.1001 Y 0101111001111010 0 Х 00011000011010000 1 0110000010000011 Хд0000000000000000 YjlOOlOOOlOlOlOOll В первом слагаемом подчеркнуты разряды, следующие после первойкомбинации кодов 1-1 до первого нуля второго слагаемого, включая и этот разряд. Подчеркнутые разряды первого слагаемого используются в следующем .цикле вычислений,а остсшьные разряды стираются. Черта сверху для разрядоввторого слагаемого обозначает операцию инвертирования. Новый код второго слагаемого в ка дом цикле формируется суммированием по модулю два соответствунвдих разрядов слагаемых, кроме подчеркнутых разрядов, в которых код формируется инвертированием кода второго слагаемого предыдущего цикла. Пример 2 иллюстрирует вычи ления за один цикл. Xft0000100110001100 Y OlllllOlOOlllOOl Хо0000000000000000 1000011011000101 Технико-экономические преимущест ва предлагаемого устройства для сло жения заключаются в упрощении устройства. Его реализация требует два регистра, четыре логических злемента и злемент задержки. Таким образом, из состава устройства исключен триггер. Формула изобретения Устройство для сложения, содержащее два регистра, два элемента И, злемент ИЛИ и элемент задержки, выход которого соединен с первыми входами элемента ИЛИ и первого элемента И, который подключен вторым входом к выходу первого регистра и выходом ко входу первого регистра, выход элемента ИЛИ подключен к первому входу второго элемента И, о тличающееся тем, что/ с целью упрощения устройства, в него введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом второго регистра, первый вход - с выходом второго регистра и вторым входом второго элемента И и второй вход - с выходом элемента ИЛИ, выход первого регистра соединен со BTOftJM входом элемента ИЛИ,выход второго элемента И соединен с выходом элемента задержки. Источники информации, принятые во внимание при экспертизе 1.Справочник по цифровой вычислительной технике. Под ред. Б.Н. Маликовского. Киев, Техника, 1974, с. 192, рис. 4. 30 2.Авторское свидетельство СССР по заявке № 2600639/18-24, кл. G 06 F 7/385, 1978. 3.Авторское свидетельство СССР по заявке № 2701500/18-24, кл. G 06 F 7/385, 1978 (прототип).

К