Полупроводниковый элемент памяти Советский патент 1982 года по МПК G11C11/34 G11C11/40 

(5) ПОЛУПРОВОДНИКОВЫЙ ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть исполь зовано в полупроводниковых запоминаю щих устройствах большой информационной емкости. Известен полупроводниковый элемен памяти, содержащий три шины выборки, в котором инжекторы транзисторов тиnap-h-р соединены адресной шиной, ба зы транзисторов типа р-м-р подключены к эмиттерам противоположных переключающих (триггерных) транзисторов типа Л-р-и, эмиттеры переключающих транзисторов типа vi-p-И соединены с разрядными шинами, с которых производится считывание информации в виде разности токов или разности потенциалов tuНедостаток элемента заключается в невысоком отношении полезного сигнала к сигналу помехи. Наиболее близким техническим решением к предлагаемому является четырехтранзисторный полупроводниковый элемент памяти с инжекционным питанием, использующий три шины выборки и содержащий два транзистора Vi-p-И типа, базы и коллекторы-которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине, и два транзисторар-и- ртипа, коллекторы которых соединены с коллекторами транзисторов и-р-И типа, базы соединены между собой и подключены к адресной шине, а эмиттеры подключены к разрядным шинам, с которых производится считывание информации в виде разности токов или разности потенциалов t2j. К недостаткам элемента следует отнести малый полезный сигнал (разность потенциалов на разрядных шинах равный 10-20 мВ в режиме считывания информации, что обусловливает низкую помехозащищенность элемента памяти. Цель изобретения - увеличение выходного сигнала считывания и повышение помехозащищенности элемента памяти. Поставленная цель достигается тем, что в полупроводниковый элемент памяти, содержащий два транзистора Ир-и типа, базы и коллекторы которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине, два транзистора р-и-р типа, коллекторы которых соединены соответственно с коллекторами транзисторов и-р-и типа, базы подключены соответственно к эмиттерам транзисторов и-р-и типа, а эмиттеры - к соответствующим разрядным шинам, введены два диода, аноды которых соединены с эмиттерами а катоды - с коллекторами транзисторов Р-и-р типа.

На чертеже представлена принципиальная схема полупроводникового элемента памяти.

Полупроводниковый элемент памяти содержит два транзистора 1 и 2у -р-и типа, базы и коллекторы которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине 3, два р-И-р транзистора 4 и типа, коллекторы которых соединены с коллекторами транзисторов 1 и 2, базы соединены между собой и подключены к адресной шине, а эмиттеры подключены к разрядным шинам 6 и 7, и два диода 8 и 9, аноды которых соединены с эмиттерами транзисторов 4 и 5, а катоды - с коллекторами.

Элемент памяти работает следующим образом.

В режиме считывания информации равные токи считывания 1о втекают из разрядных шин 6 и 7 в элемент памяти. Предположим, что элемент памяти находится в состоянии, когда транзистор 5 насыщен и коллекторным током насыщает транзистор 1. Тогда транзистор 2 работает в нормальном активном режиме, но ток через него практически отсутствует, так как напряжение на р-И-переходе эмиттербаза этого транзистора равно напряжению между коллектором и эмиттером насыщенного транзистора 1. Транзистор k также работает в нормальном активном режиме. Ток через диод 9 практически отсутствует, так как напряжение на диоде равно напряжению между коллектором и эмиттером насыщенного транзистора 5, таким образом практически весь ток считывания 1о 9

ток разрядной шины протекает через транзистор 4 ( отсутствуют диоды 8 и 9/, то полезный сигнал считывания минимален. Как показывает расчет и

5 экспериментальные данные при токе считывания IQ 130 мкА полезный сигнал считывания (разность потенциалов на разрядных шинах 6 и 7) в элементе памяти без шунтирующих диодов 8 и 9

составляет 12 мВ. Введение шунтирующих диодов в элемент памяти позволяет увеличить полезный сигнал считыва ния до 9 мВ при токе считывания TO 130 мкА и токе открытого диода

I 88 мкА. Помехозащищенность элемента памяти при этом возрастает в 4 раза.

Режим хранения информации аналогичен режиму считывания, с тем лишь отличием, что токи хранения, втекающие из разрядных шин 6 и 7 в элемент памяти, гораздо- меньше токов считывания (порядка 1 мкА).

В режиме записи информации через одну из разрядных шин (например, через шину 6) в элемент памяти втекает ток записи равный току считывания, ток в другой разрядной шине (в данном случае в шине 7) отключается. При этом транзистор 4 насыщается и коллекторным током переводит транзистор 2 из нормального активного режима в режим насыщения. Транзисторы 1 и 5 выходят из режима насыщения и переходят в нормальный активный режим. Диод 8 практически перестает проводить ток, а диод 9 открывается.

Использование новых элементов диодов, шунтирующих транзисторр-и-р типа, выгодно отличает предлагаемый элемент памяти от прототипа, так как позволяет увеличить полезный сигнал считывания информации и повысить помехозащищенность элемента памяти.

Формула изобретения

Полупроводниковый элемент памяти, содержащий два транзистора И-р-и ти04из разрядной шины 7 протекает через насыщенный транзистор 5, а ток считывания из разрядной шины 6 распределяется между транзистором 4, работающим в нормальном активном режиме, и открытым диодом 8. Полезный сигнал считывания тем больше, чем большая часть I тока считывания TO протекает через открытый диод 8. Соответственно, если весь 5 па, базы и коллекторы которых соеди нены по триггерной схеме, а эмиттер подключены к адресной шине, два .транзистора р-и-р типа, коллекторы которых соединены соответственно с коллекторами транзисторов Ki-р-и типа, базы подключены соответственно к эмиттерам транзисторов И-р-и типа а эмиттеры - к соответствующим разрядным шинам, отличающий с я тем, что, с целью увеличения выходного сигнала считывания и повы 06 шения помехозащищенности элемента памяти, он содержит два диода, аноды которых соединены с эмиттерами, а ка тоды - с коллекторами транзисторов р-п-р типа. Источники информации, принятые во внимание при экспертизе 1.Патент США Н 158237. кл, 365/15, опублик. 1979. 2,Патент Франции If , кл. Н 03 К 19/08, опублик. 1977 (прототип).