1
Изобретение относится к а&томатике и Бычислятельной технике и может быть использовано в оконечных устройствах автоматизированных систем управления, а также в универсальных и специализированных цифровых вычислительных машинах.
Известно микропрограммное устрой- . ство управления с использованием микрокоманд переменного | ормата, содержащее два блока памяти для хранения микрокоманд соответственно с четными и нечетными адресами, входы блоков памяти соединены с выходами двух адресных регистров. Содержимое регистр ов определяется видом вьшолнения микрокоманд, а также четностью либо нечетностью ее адреса l .
Недостатками данного устройства являются большой объем оборудования и невозможность использования одного и того же поля микрокоманды по различным смысловым назначениям.
Наиболее близким к предлагаемому потехнической сущности является MiiKponporраммное устройство, содержащее регистр адреса, блок памяти, блоки элементов И и регистры микрокоманд 2 .
Недостатком такого устройства является то, лто под индикаторные разряды, не имеющие смыслового значения отведен определенный объем блока памяти.
Цель изобретения - экономия обору10дования.
Поставленная цель достигается тем, что в микpoпpoгpaм ffloм устройстве управления, содержащем регистр адреса, блок памяти, 2 п блоков элементов И
15 (где П - число зон в блоке памяти) и 2 п регистров микрокоманд, причем группа разрядных выходов регистра адреса соединена с группой адресных входов блока памяти, каждый -ый выход бло20ка памяти, кроме адресного, соединен с первым входом -го (i+l)-ro блока :Элементов И, выходы которых соединены с входами соответствующих регистров
микрокоманд, выходы которых являются информационными выходами устройства, адресный выход блока памяти соединен с -ВХОДОМ регистра адреса, первый и (П-1)-ый выходы регистра адреса соединены со вторыми выходами с первого до п -го и с (11+1)-го до 2П -го блоков элементов И соответственно.
На чертеже приведена блок-схема устройства.
Устройство содержит регистр 1.адреса, блок 2 памяти, блоки 3-6 элементов И, регистры 7-10 микрокоманд и информационные выходы 11 устройства.
Предлагаемое устройство работает
следующим образом.
В регистре 1 содержится адрес микрокоманды, подлежащей выполнению. С выходов регистра 1 код адреса микрркоманды поступает на входы блока 2, на выходах которого появляется код микрокоманд.
При этом коды зон М11крокоманды с переменным смысловым значением поступают на соответствующие входы бл.оков 3-6 элементов Ина другие входы которых подаются сигналы с регистра 1, соответствующие адресу микрокоманды. В зависимости от значения сигналов с выходов регистра адреса 1 открываются соответствующие блоки элементов И, бло элементов ИЗ или блок элементов И4 и блок элементов И5 или блок элементов И6. При этом коды зон микрокоманды с переменным смысловым значением записываются соответственно в регистр 7 микрокоманды или в регистр 8 микрокоманды и в регистр 9 микрокоманды ил в регистр 10 микрокоманды. .Сигнал, соответствующий коду зоны следующего адреса микрокоманды, поступает с адресного выхода блока 2 на вход регистра 1 адреса.
Использование в качестве индикаторных разрядов микрокоманды отдельных разрядов адреса позволяет сократить длину поля микрокоманды, а следовательно, и o6beii памяти микропрограмм.
Применение изобретения позволяет за счет использования в качестве инди-. кеггорных разрядов отдельных разрядов регистра адреса, сократить объем блока памяти.
Форм у л а изобретения
Микропрограммное устройство управления, содержащее регистр адреса, блок памяти, 2 Л блоков элементов И (гдеП число зон в блоке памяти) и 2 п регистров микрокоманд, причем группа разрядных выходов регистра адреса соединена с группой адресных входов блока памяти каждьгй 1 .-ый выход которого, кроме адресного, соединен с первым входом i -г (i+1) -го блока элементов И, выходы которых соединены с входами ; соответствующих регистров микрокоманд. Выходы которых являются информационными выходами устройства, адресный выход блока памяти соединен с входом регистра адреса, о сличающееся тем, что, с целью экономии оборудования, первый и (Г1-1)-й выходы регистра адре са соедйнень со вторыми входами с первого до п -го и с (П+1)-го до 2П-ГО блоков элементов И соответственно.
Источники информации, принятые Во внимание при экспертизе
1.Заявка Японии № 54-10220, .кл. 97(7), 1979.
2.Заявка Японии № 58-22826, кл. 97(7), 1978 (прототип).
-
8
название | год | авторы | номер документа |
---|---|---|---|
Микропроцессор | 1984 |
|
SU1257657A1 |
Микропрограммное устройство управления | 1985 |
|
SU1381503A1 |
Микропрограммное устройство управления | 1985 |
|
SU1257645A1 |
Устройство для сопряжения памяти с процессором | 1982 |
|
SU1136176A1 |
Микропрограммное устройство управления | 1983 |
|
SU1134936A1 |
Система обработки нечеткой информации | 1987 |
|
SU1444803A1 |
Микропрограммное устройство управления с контролем | 1985 |
|
SU1267413A1 |
Микропрограммное устройство управления | 1982 |
|
SU1065855A1 |
Микропрограммное устройство управления | 1985 |
|
SU1319029A1 |
Устройство микропрограммного управления | 1982 |
|
SU1086431A1 |
J
-
Ю
Авторы
Даты
1982-08-30—Публикация
1980-07-14—Подача