Микропрограммное устройство управления Советский патент 1984 года по МПК G06F9/22 G06F11/00 

мяти кодов настройки, первый выход которого является выходом общего отказа устройства, вход начального адреса устройства соединен с информационным входом блока памяти кодов настройки, второй выход которого соединен с информационными входами всех регистров выбора страницы, выход 1 -го регистра выбора страницы соединен с вторым адресным входом

(-l)-гo блока памяти зон микрокоманд, первый выход генератора тактовых импульсов соединен с входами синхронизации регистра адреса, всех регистров выбора страницы и входом синхронизации блока контроля по модулю два, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд.

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти .адресов микрокоманд, первый блок памяти зон микрокоманд, регистр адреса, регистр микрокоманд, первый регистр выбора страницы, мультиплексор логических условий, первый и второй блоки элементов И, блок элементов ИЛИ, элемент И, элемент ИЛИ и генератор тактовых импульсов, причем ВЫХОДЫ регистра адреса и первого регистра выбора страницы соединены соответственно с первыми и вторыми адресными входами блока памяти адреСОВ микрокоманд, выход немодифицированных разрядов которого соединен с первыми входами первого блока элементов И, ВЫХОДЫ первого блока элементов И и элемента И соединены с первой группой входов блока элементов ИЛИ, ВЫХОД которого соединен с информационным входом регистра адреса, ВХОД начального адреса устройqTBa соединен с первыми входами второго блока элементов И, выход которого соединен с второй группой входов блока элементов ИЛИ, вход пуска ; устройства соединен с управляющим ВХОДОМ генератора тактовых импульсов, ВЫХОД первого блока памяти зон микрокоманд соединен с первым инфор, мационным ВХОДОМ регистра микрокоманд, ВЫХОД микроопераций которого ЯВЛЯЕТСЯ ВЫХОДОМ микроопераций устройства, ВЫХОД кода логических условий регистра микрокоманд соединен с управлвтеидам входом мультиплексора логических условий, вход логических УСЛОВИЙ устройства соединен с информационным ВХОДОМ мультиплексора логических УСЛОВИЙ, отличающееся тем, что, с целью снижения аппаратных затрат, в устройство введены (N-1) блоков памяти зон микрокоманд, где N - количество зон, образующих операционную часть микрокоманды, N регистров выбора стра(Л ницы, блок контроля по мо)дулю два, блок памяти КОДОВ настройки, причем с -ВЫХОД регистра адреса соединен .с первыми адресными входами всех блоков памяти зон микрокоманд, выход каждого 4 vo блока памяти зон микрокоманд (где i от 2 до N ) ссо единен с i -м информационным входом регистра микрокоманд, внходы микро05 :операций, конца команды и логичес:л ких условий регистра микрокоманд соединены соответственно с первг-м, 30 СП ел вторым и третьим информационными входами блока контроля по модулю два ВЫХОД конца команды регистра микрокоманд соединен с вторыми входами второго блока элементов И, вторыми входами первого блока элементов И и первым ВХОДОМ элемента И, выход муль типлексора. логических условий и вы ход модифицируемых разрядов блока памяти а,цресов микрокоманд соединены соответственно с первыми вторым входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, первый и второй выходы блока контроля по модулю два соединены соответственно с ВЫХОДОМ прерывания устройства и с управляющим входом блока па

Изобретение относится k цифровой вычислительной технике и может быть использовано при проектировании мик ропрограммных устройств управления ЭВМ и вычислительных систем,, устой чивых к отказам. Известно микропрограммное устрой ство, содержащее блок памяти адресных микрокоманд, блок памяти операционных микрокоманд, регистры, адреса и микрокоманд, элементы И и ИЛИ, генератор тактовых импульсов I Недостаток указанного устройства - низкая достоверность функционирования, обусловленная отсутствием средств контроля выполнения микропрограмм. Известно также микропрограммное устройство управления с контролем функционирования, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, блок проверки логических условий, узел контроля на четность, генератор тактовых импульсов, элементы И и ИЛИ |2l . Недостаток указанного устройства низкая отказоустойчивость, которая обусловлена отсутствием средств кор рекции микропрограмг ч при обнаружени сбоев или устойчивых отказов в устройстве. Известны микропрограммные-устрой ства управления, имеющие средства контроля и защиты от сбоев. Кроме того, известно устройство, содержащее блок памяти микрокоманд, регист ры адреса и микрокоманд, буферный регистр, блок контроля, элементы И и ИЛИ, генератор тактовых импульсов 3j . Недостаток указанных устройств их низкая устойчивость к постоянным отказам элементов структуры, устройс что ограничивает область их примене ния. Кроме того, общим недостатком рассмотренных устройств является низкая гибкость компоновки микропро грамм, связанная с невозможностью формирования расширенного множества микрокоманд из ограниченного набора операционных кодов, что приводит к большому .объему аппаратуры. Наиболее близким к предлагаемому является микропрограммное устройство управления, содержащее блок памяти адресов микрокоманд, первый блок памяти зон микрокоманд, регистр адреса, регистр микрокоманд, первый регистр выбора страницы, мультиплексор логических условий, первый и второй блоки элементов И, блок элементов ИЛИ, элемент И, элемент ИЛИ и генератор тактовых импульсов, причем выходы регистра адреса и первого регистра выбора страницы соединены соответственно с первыми и вторыми адресными входами блока памяти адресов микрокоманд, выход немодифицированных разрядов которого соединен с информационными.входами первого блока элементов И, выходы первого блока элементов И и элемента И соединены с первым входом блока элементов ИЛИ, выход которого соединен с информационным входом регистра адреса, вход кода операции устройства соединен с информационным входом второго блока элементов И, выход которого соединен с вторым входом блока элементов ИЛИ, вход пуска устройства соединен с управляющим входом генератора тактовых импульсов, выход первого блока памяти .зон микрокоманд соединен с первьм информационным входом регистра микрокоманд, выход микроопераций которого является выходом микроопераций устройства, а выход кода логических условий соединен с управляющим входом мультиплексора логических условий, вход логических условий устройства соединен с информационным входом мультиплексора логических условий 4 . недостатками известного устройства являются большой объем аппаратурных затрат и низкая надежность, которые вызваны низкой гибкостью устройства, обусловленнойтем, что, структура устройства, не обеспечивает многократной интерпретации множества хранимых микрокоманд (микрокомандного базиса).

Цель изобретения - снижение аппаратурнЬЕК затрат устройства.

Г

Указанная цель достигается тем,

что микропр ограммное устройство управления, содержащее блок памяти адресов микрокоманд, первый блок памяти зон микрокоманд, регистр адреса, регистр микрокоманд, первый регистр выбора страницы, мультиплексор логических условий, первый и второй блоки элементов И, блок элементов ИЛИ, элемент И, элемент ИЛИ и генератор тактовых импульсов, причем выходы регистра адреса и первого регистра выбора страницы соединены соответственно с первыми и вторыми адресными входами блока памяти адресов микрокоманд, выход немодифицированных разрядов которого соединен с первыми входами первого блока элементов И, выходы первого блока элементов И и элемента И соединены с первой группой входов блока элементов ИЛИ, выход которого соединен с информационным входом регистра адреса,-вход начального адреса устройства соединен с первыми входами второго блока элементов И, выход которого соединен с второй группой входов блока элементов ИЛИ, вход пуска устройства соединен с управляющим входом генератора тактовых импульсов , выход первого блока памяти зон микрокоманд соединен с первым информационным входом регистра микрокоманд, .выход микроопераций которого является выходом микроопераций устройства, выход кода логических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, дополнително содержит (N-1) блоков памяти зон микрокоманд, где N - количество зон образующих операционную часть микрокоманды, N регистров выбора страниц блок контроля по модулю два, блок памяти кодов настройки, причем выход регистра адреса соединен с первыми адресными входами всех блоков памяти зон микрокоманд, выход каждого -го блока памяти зон микрокоманд (где - от 2 до Н ) соединен с л -м информационным входом регистра микрокоманд, выходы микроопераций, конца команды и логических условий регистра микрокоманд соединены соответственно с первым, вторым

и третьим информационными входами блока контроля по модулю два, выход -конца команды регистра микрокоманд соединен с вторыми входами в горого блока элементов И, вторыми входами первого блока элементов И и первым входом элемента И, выход мультиплексора логических условий ивыход модифицируемых разрядов блока памяти адресов микрокоманд соединены

0 соответственно с первьям и вторым входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, первый и второй выходы блока контроля по модулю два соединены соответственно с выходом прерывания

5 устройства и с управляющим входом блока памяти кодов настройки, первый выход которого яв ляется выходом общего отказа устройства, вход начального адреса устройства со0единен с информационным «ходом блока памяти кодов настройки, второй выход которого соединен с информационными входами всезс регистров вчбора страницы, выход i -го

5 регистра выбора страницы соединен с вторым адресным входом (i-l)-ro блока памяти зон микрокоманд, первый выход генератора тактовых импульсов соединен с входами синхро0низации регистра адреса, всех регистров выбора страницы и входом синхронизации блока контроля по модулю два, второй выход генератора тактовых импульсов соединен .с

5 входом синхронизации регистра микрокоманд.

Сущность изобретения состоит в снижении аппаратурных затрат и повыаюнии надежности путем декомпозиции операционных частей микрокоманд

0 и их хранения в специальных- БИС памяти, при этом микрокомандный базис формируется на уровне зон операционных частей микрокоманд; композиции операционных микрокоманд из их час5тей, хранимых дифференцированно; резервирования наиболее важных (базовых) операционных частей микрокоманд и соответствующих им систег-НЕЛх настроечных функций; реконфигура0ций микрокомандного базиса при физических отказах элементов структуры, соответствующих операционным частям микрокоманд.

В устройстве каждый код микро5командного базиса Y представляется в виде колшозиции

V f Y УY

ж Ч ) t

где У , S {, N - части кодов операционных микрокоманд, которые хра0нятся в отдельных БИС памяти.

Это позволяет при расширении набора макрофункций не увеличивать .объем Хранимых кодов операционных микрокоманд, а хранить лишь специ5альные нас роечные коды, которые указывают номера страниц соответствуюиих БИС памяти. Тогда требуем .микрокоманда формируется из отдель ных частей колов YJ , хранимых в ра личных блоках памяти. Поскольку ра личные микрокоманды, как первоначально сформированные, так и форми руемые при расширении набора макро функций, состоят из повторяющихся кодов Y , то это дает возможность, уменыодть ребуемый объем блоков памяти, а также использовать высвободившиеся ячейки для резервирования базовых частей операционных микрокоманд. Тогда при отказе ячеек блоков памяти изменяется настро ечный код, который позволяет обойти этот отказ путем перехода к работе с другими страницами ВИС памя ти. На фиг. 1 приведена функциональ ная схема микропрограммного устрой ства управления; на фиг. 2 - функциональная схема блока памяти кодов настройки; на фиг. 3 - то же, блока контроля по модулю два. Микропрограймное устройство управления (фиг. 1) содержит блок 1 памяти адресов микрокоманд, N блоков 2 памяти зон микрокоманд, (М + 1) регистров 3 выбора страницы, регистр 4 адреса, регистр 5 микрокоманд с зонами: 5.1 - зона сигнала конец команды, 5.2 - зона микроопераций и 5.3 - зона кода логических условий; мультиплексор б логических условий, генератор 7 тактовых импульсов, блок 8 памяти кодов настройки, блок 9 контроля по модулю два, второй и первый блоки 10 и 11 элементов И соответственно, элемент И 12, блок 13 элементов ИЛИ, элемент ИЛИ 14. Вход 15 начального адреса соеди нен с информационным входом блока 8 памяти кодов настройки и первыми входами, второго блока 10 элементов И.Выход зоны 5.2 регистра 5 микрокоманд подключен к первому информационному входу блока 9 конт роля по модулю два и к выходу 16 микроопераций устройства. Вход 17 логических условий устройства подключен к информационному входу мул типлексора 6 логических условий, управляющий вход которого соединен с выходом зоны 5.3 регистра 5 микрокоманд и с третьим входом блока 9 контроля по модулю два, первый выход которого образует выход 18 прерывания устройства. Вход 19 пус ка устройства подключен к управляющему входу генератора 7 тактовых импульсов. Первый выход блока 8 па мяти кодов Настройки подключен к вьйсоду 20 общего отказа устройства Второй выход 21 блока 9 контроля по модулю два соеди нен с управляющим входом блока 8 кодов настройки, второй выход которого соединен с информационными входами первого - (К+1)-го регистров 3 выбора страницы, входы синхронизации которых соединены с входом синхронизации регистра 4 адреса, входом синхронизации блока 9 контроля по модулю два и с первым выходом генератора 7 тактовых импульсов, второй выход которого соединен с входом синхронизации регистра 5 микрокоманд. Выход регистра 4 адреса соединен с- первыми адресными входами блока 1 памяти адресов микрокоманд и М блоков 2 памяти зон микрокоманд, вторые адресные входы которых соединены с выходами (М+1 )-го регистров 3 выбора страницы. Выходы N блоков 2 памяти зон микрокс 1анд соединены с информационными входами регистра 5 микрокоманд, выход зоны 5.1 которого соединен с вторым информационным входом блока 9 контроля по модулю, два, с вторыми входамк второго блока 10 элементов И и с вторыми входами первого блока 11 элементов И и элемента И 12, первый вход которого соединен с выходом элемента ИЛИ 14, первый вход которого соединен с выходом мультиплексора 6 логических условий. Немодифицируемый выход блока 1 памяти адресов микрокоманд соединен с первыми входами первого блока 11 элементов И, выход которого и выход элемента И 12 соединены с первым входом блока 13 элементов ИЛИ, второй вход которого соединен с выходом второго блока 10 элементов И, модифицируемый выход блока 1 памяти адресов микрокоманд соединен с вторым входом элемента ИЛИ 1.4, а выход блока 13 элементов ИЛИ - с информационным входом регистра 4 адресов. Блок 8 памяти кодов настройки (фиг. 2) содержит накопитель 22 кодов настройки, мультиплексор 23 модифицирующего разряда, регистр 24 отказов, дешифратор 25, триг гер 26, элементы И 21 и 28, элемент ИЛИ 29, элемент 30 задержки, вход 31 немодифицированных разрядов. Блок 9 контроля по модулю два (фиг. 3) содержит сумматор 32 по модулю два, триггер 33, элементы И 34-37 и элементы 38 и 39 задержки. Назначение основных функциональных элементов микропрограммного устройства управления состоит в следукедем. Регистр 4 адреса предназначен для хранения относительного адреса частей микрокоманд внутри страниц, содержащихся в блоке 1 памяти адресов микрокоманд и в первом N -м блоках 2 памяти зон микрокоманд, записываемых в соответствуквдие поля регистра 5 ири формировании микрокоманд.

Первый регистр 3 выбора страницы для хранения базового адреса страницы адресов микрокоманд и выдачи его на вторые адрес.ные входы блока 1 памяти адресов микрокоманд Блок 1 памяти адресов микрокоманд предназначен для хранения относительных адресов частей микрокоманд, хранимых в первом W-M блоках 2 памяти зон микрокоманд При этом информация об относительном адресе каждой части микрокоманд в блоке 1 записана дважды. Блоки 1 и 2 являются запоминающими устройствами статического типа и могут быть построены на 1«1кросхёмах К541РТ1.

Блок 10 элементов И служит для управления передачей начального алреса (кода операции) с входа 15 устройства через блок 13 элементов ИЛИ на информационные входы регистра 4 адреса.

Блок 11 элементов И предназначен для управления передачей кода относительного адреса участков микрокоманд с выхода блока 1 через блок 13 элементов ИЛИ на регистр 4 адреса в процессе выполнения микропрограммы.

Элемент ИЛИ 14 служит для модификации мпгщшего разряда относительно адреса сигналом с выхода мультиплексора б логических условий.

Элемент И 12 служит для передачи младшего разряда относительного адреса с выхода элемента ИЛИ 14 через соответствунядий элемент ИЛИ блока 13 элементов ИЛИ на младший разряд регистра 4 адреса.

Первый - N -й блоки 2 памяти зон микрокоманд предназначены для хранения частей микрокоманд. Весь объем памяти каждого блока 2 разбит на страницы.

Выходы каждого из блоков 2 соединены с информационными входами соответствукнцих им полей регистра 5 микрокоманд. Например, выходы первого блока 2 соединены с первым информационным входом регистра 5 микрокоманд.

Регистр 5 служит для формирования микрокоманды из частей микрокоманд, считываемых из блоков 2, и ВБдачи сигналов микроопераций с поля 5.2 на выход 16 микроопераций устройства, с полей 5.1 и 5.2 - -на блок 9 контроля по модулю два и дкода логических условий, с поля 5.3 на блок 9 и на управляющие входы

мультиплексора 6 логических условий. Генератор 7 тактовых импульсов служит для формирования импульсов, синхронизирующих процесс функционирования устройства.

Блок 9 контроля по модулю два служит для контроля правильности формирования очередной микрокоманды. В -случае сбоя или отказа при формировании микрокоманды блок 9

0 выдает сигнал на выхбд 18 прерывания устройства и сигнал ошибки на управляющий вход блока 8. памяти кодов настройки.

Блок 9 контроля по модулю два

5 функционирует следующим образом.

В исходном состоянии триггер 33 находится в нулевом состоянии (цепи начальной установки триггера 33 на схеме условно не показаны). Сумг- атор

0 32 по модулю два проверяет на нечётность сфоргшрованную в регистре 5 микрокоманду путем суммирования всех ее разрядов по модулю два. При правильно сформированной микрокоманде

5 сигнал на выходе сумматора 32 отсутствует, и наоборот. Очередной тактовый импульс поступает на управляющий вход,блока 9 контроля по модулю два и опрашивает содержимое сумматора 32.

0 Если микрокоманда сформирована-правильно, то сигнал на выходе сумматора 32, а следовательно, и элемента И 34 отсутствует. При формировании последней микрокоманды микропрограммы

5 на входе блока 9 контроля по модулю два появляется сигнал микрооперации Конец команды . При наличии сигнала на управляквдем входе блока 9 контроля по модулю два на выходе элемента И 35 появляется сигнал, который

0 поступает на элемент 38 задержки. Его время задержки t-jg равно сумме времени проверки с аоштором 32 микрокоманды на нечетность, времени срабатывания элемента И 34 и времени

5 переключения триггера 33.

Если все микрокоманды микропрограммы сформированы правильно, то на выходе элемента И 36 появляется Сигнал нормы. Если хотя бы одна из

0 микрокоманд сформирована неправильно, то сигналом с выхода элемента И 34 триггер 33 переводится в единичное состояние. На выходе 18 прерывания устройство при этом появляется сиг5нал прерывания и устройство переводится в режим повторного выполнения микропрограммы. При этом текущая микропрограмма выполняется до конца, а затем по адресу на входе 15 уст0ройство запускается для повторного выполнения данной MHKponporpaMNOJ.

Если при первом повторном выполнении микропрограммы ее микрокоманды формирукзтся без искажений, то сигнал на выходе элемента И 34 не

5

появляется. Триггер 33 остается в нулевом состоянии и с поступлением тактового импульса на управляющий вход и сигнала Конец команды на вход блока 9 контроля по модулзо два на выходе элемента И 36 появляется сигнал, подтверждающий правильность формирования микропрограм.и. Он поступает через выход 21 на управляющий вход блока 8 памяти кодов настройки в качестве сигнала Норма,

Если при первом повторном выполнении микропрограмм хотя бы одна из микрокоманд сформирована неправильно, то на выходе cyf/iMaTopa 32 появляется единичный сигнал. При .этом по ойисанному выше алгоритму на выходе элемента И 37 появляется сигнал ошибки.

Элемент 32 задержки служит ддя формирования сигнале установки триггера 33 в нулевое состояние с задеркой на время, необходимое для передачи сигнала о наличии О1либ ки в микропрограмме через элемент И 37 в блок 8 памяти кодов настройки.

Мультиплексор б логических уелоВИЙ служит для формирования по ко-дам, поступающим на управляющие вхо дь.1, значений проверяемых логическихусловий, поступающих на информационный вход мультиплексора.

Блок 8 памяти кодов -настройки (фиг. 2) предназначен для адаптивной замены основных страниц блоков резервныкта страницами при возникновении отказов частей микрокоманды, хранимых на основных страницахi

Назначение основных функцйональных элементов блока 8 памяти кодов настройкисостоит в следующем.

Накопитель 22 памяти кодов настройки служит для хранения .кодов адресов основных и резервных страниц частей микрокоманд. Элемент ИЛИ 29 служит для модификации младшего разряда с целью получения адреса, по которому в накопителе 22 записан ко адреса резервных страниц блоков 2.

Мультиплексор 23 модифицирующего разряда служит для формирования сигнала, модифицирующего младший разряд адреса, поступающего на накопитель 22 Элемент И 28 позволяет формировать сигнал общего отказа устройства при отказе как основной, так и резервной страниц, соответствующих одной и той же микропрограмме.

Дешифратор 25 предназначен для формирования двоичного унитарного кода, соответствующего номеру основной страницы, в которой имеется отказ. Регистр 24 отказов служит для хранения номеров основных страниц, в которых в процессе функционирования устройства появились отказы Триггер 26 служит для фиксации факта неправильного формирования хотя бы одной микрокоманды в процессе выполнения микропрограммы. Элемент И 27 служит для формирования сигнала отказа страницы, соответствующего факту неправильного формирования микрокоманды при повторном выполнении микропрограммы. Элемент 30 задержки позволяет формировать сигнал на управляющий вход дешифратора 25 при исчезновении импульса на выходе элемента И 27, что исключает прохождение сигнала на выход 20 блока 8 при обнаружении отказа основной страницы. Время задержки элемента 3 задержки при этом выбирается более или равным длительности тактовых импульсов на первом выходе генератора 7 тактовых импульсов. Такой -выбор величины задержки включает возможность формирования на выходе 20 устройства ложного сигнгша общего отказа устройства.

Микропрограммное устройство управления (фиг. 1) функционирует следующим образом.

В исходном состоянии регистры 3 и 4 обнулены, на выходах 5.2 и 5.3 регистра 5 установлены нули:, а на выходе 5.1 регистра 5 - единичный сигнал. На вход 15 устройства поступают параллельно код операции и адрес кода настройки.

Код операции поступает на инфоримационный вход регистра 4 через второй блок 10 элементов И и блок 13 элементов ИЛИ, а адрес кода настройки - на информационный вход блока 8 памяти кодов настройки. При зтом из накопителя 22 в соответствии с поступившим адресом выбирается код настройки устройства на выполнение заданной микропрограммы для записи в регистры 3 выбора страницы, в каждом из блоков 1 и 2 выбирается страницу г части микрокоманд который будут использоваться при формировании ш- крокоманд микропрограммы. При поступлении сигнала пуска на вход 19 устройства генератор 7 начинает формировать на первом и BTOpoNi выходах импульсы, сдвинутые друг относительно друга. После окончания действия импульса на первом выходе генератора 7 в регистр 4 запишется код операции, а в регистры 3 - коды страниц. Эти коды с регистров 3 поступают - на вторые адресные входы блоков 1 и 2, выбирая при этом номера используемых страниц. На первые адресные входы блоков 1 и 2 при этом поступает код с регистра 4 адреса. Этот код и задает номе ячейки памяти внутри страницы, определяемой кодом, записанным в регистрах 3. Выбранные адреса последующих микрокоманд микропрограммы из блока 1 поступают на первый блок 11 элементов И и на элемент И 12 через элемент ИЛИ 14. Выбранные части микрокоманды из N страниц блоков 2 посл действия импульса с второго выхода генератора 7 записываются в соответ ствующие зоны регистра 5 микрокоманд , формируя таким образом целую микрокоманду. Сигналы микроопераций с поля 5.2 регистра 5 поступают на выходы 16 микроопераций устройства, код проверяемого логического условия с поля5,3 подается на мультиплексор б и проверяет значение од-, нрго из логических условий, поступа ющих на входы 17 логических условий устройства. Сигнал с выхода мультиплексора 6 модифицирует на элементе ИЛИ 14 значение младшего разряда адреса очередной микрокоманды. Так как в поле 5.1 регистра 5 присутствует единичный сигнал только в последней микрокоманде микропрограм мы, а в остальных он равен нулю, то модифицированный адрес очередной ми рокомандал с выхода первого блока 11 элементов И и элемента И 12 поступа ет через блок 13 элементов ИЛИ яа информационные входы регистра 4 адреса. Кроме того, код, сформированный на регистре 5 микрокоманд (поля 5.1, 5.2 и 5.3), поступает на блок контроля по модулю два. Если микрокоманда выдана правильно, то в схем блока 9 контроля по модуло два никаких сигналов не формируется и уст ройство переходит к выборке очередной микрокоманды. При формировании последней микрокоманды микропрограм мы в поле 5.1 регистра 5 появляется единичный сигнал. При этом открываются элементы И 10 и код операции с входа 15 устройства поступает на информационные входы регистра 4. Далее устройство функционирует -аналогично описанному выше алгоритму. Если при формировании микрокоман ды произо1иел сбой или отказ, то бло 9 контроля по модулю два выдает на выход 18 сигнал прерывания. После появления сигнала Конец команды блок 9 контроля по модулю два вьщает сигнал ошибки,который с выхода элемента И 37 через выход 21 поступает на Т-вход триггера 26 блока 8 памяти кодов настройки. По Зсщнему фронту этого импульса триггер 26 установится в единичное состояние, фиксируя факт неправильног выполнения микропрограммы. Одновременно устройство переходит в режим повторного формирования микропрограммы, т.е. .на входе 15 появляется предыдущий код операции. Если при повторном прогоне ми-кропрограммы искажения формируемых на регистре 5 микрокоманд блок 9 контроля по модулю два не обнаруживает, то устрои ство далее Луржционирует аналогично описанному Bbiijje алгоритм%, л триггер 26 устанавливается в нуль сигналом на его К-входс, которы формируется на выходе элемеитл И 36 блока 9 и через выход 21 поступает в блок 8 памяти кодов н.астройки. Если же при повторном прогоне микропрограммы снова обнаруживается ее искажение, то на выходе 21 блока 9 контроля по модулю два вновь появляется сигнал оцмбки. По атому сигналу на выходе элемента И 27 блока В памяти кодов настройки появлястсн сигнал, идентиЛицирующий отказ основных страниц зон микрокоманд текущей настройки, а триггер 26 перебросится в нулевое состояние в конце действия сигнала на его Т-входе. Через время t.o запускается де1еи,фратор 25 и зап-исывает в регистр 24 единицу в тот его разряд, который соответствует номеру отказавнаей страницы (ее код присутствует на информационном входе деишфратора 25). 1По адресу кода настройки, задайаемому извне через вход 15, и по коду номера отказавшей страницы мультиплексор 23 формирует сигнал модификации младшего разряда адреса кода настройки. При этом из накопителя 22 выбирается код настройки, соответствующий, резервным страницам в блоках 2 памяти зон микрокоманд. Если в процессе функционирования происходит неправильное формирование микрокоманд с использованием резервных страниц частей микрокоманд, то устройство работает следующим образом. В первый раз неверное формирование микрокоманды в регистре 5 воспринимается как сбой и приводит к повтору исполнения микропрограммы, а ее повторное неверное значение обуславливает, как и в предыдущем случае, выработку сигнала на выходе элемента И 27 блока 8 памяти кодов настройки, который поступает на пер-, вый вход элемента И 28. Так как основная страница для данной микропрограммы имеет отказ, зафиксированный в регистре 24 отказов, и на выходе мультиплексора 23 при этом выработан сигнал, разрешающий срабатывание элемента И.28, т© на первом выходе блока 8 формируется сигнал, поступающий на выход 20 общего отказа устройства. Предлагаемое устройство существенно превосходит прототип (базовый объект) в гибкости формируемого микрокомандного базиса, что обуславливает его высокую экономичность и надежность, которые позволяют использовать изобретение в системах с повышенной отказоустойчивостью и изменяемым набором макрофункций.

-о

w

«3

r

к1

Фuг.f

8

20 -о

2/

Т

Z6

3

зг

27 J

Фш.2

о

33

37

R