Устройство для контроля оперативной памяти Советский патент 1982 года по МПК G11C29/00 

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам.

Известно устройство для контроля оперативной памяти, содержащее счетчик, регистр, дешифратор, блок управления и блок контроля. Это устройство позволяет проводить циклический контроль оперативной памяти П.

Недостатком устройства является низкая эффективность контроля памяти.

Наиболее близким к предлагаемому является устройство для контроля оперативной памяти, содержащее блок управления, первый счетчик и регистр числа, подключенные к выходным шинам устройства, счетный триггер, формирователь, элемент И, второй счетчик, предназначенный для подсчета подциклов, третий счетчик, полусумматор, основные и дополнительные кoм 1yтaтopы. К устройству подключается контролируемый блок оперативной памяти С2.

Недостатком данного устройства является низкая достоверность контроля, так как тесты типа Дождь и Адресный код не обеспечивают полностью проверки оперативной памяти, в частности взаимовлияния ячеек.

Цель изобретения - повьииение достоверности контроля.

Поставленная цель достигается тем, что в устройство для контроля оперативной памяти, содержащее регистр числа, выходы которого являются выходами устройства, информационные входы регистра числа подключены к выходам коммутаторов первой группы, первйе ин- ,

10 формационные входы к торых подключены к выходу пoлycy Iмaтopa, вторые информационные входы коммутаторов первой группы подключены к выходам соответствующих коммутаторов второй группы,

15 управляющие входы коммутаторов первой группы подключены к соответствующим выходам блока управления, первый вход полусумматора подключен к выходу триггера и первому входу одновибратора,

20 выход которого подключен к первому входу элемента И, выход элемента И подключен к входу первого счетчика, выходы которого являются адресными выходами устройства, один вход триг25гера подключен к соответствующему выходу первого счетчика, управляющие входы коммутаторов второй группы подключены к выходам второго счетчика, а информационные входы коммутаторов

30 второй группы подключены к выходам

третьего счетчика, второй вход полусумматора подключен к соответствуюиему выходу третьего счетчика, вторые входы элемента И, триггера и рдмовибратора, а также входы второго и третьего счетчиков объединены и подключены к соответствующему выходу блока управления, дополнительно введены Элемент задержки, первый вход которо.го подключен к выходу одновибратора, первый и второй выходы элемента задержки подключены соответственно к третьему и четвертому информационным входам коммутаторов первой группы, второй вход элемента задержки подключен к соответствующему выходу блока управления.

На чертеже представлена блок-схема устройства для контроля оперативной памяти.

Устройство содержит блок 1 управления, выход 2 которого соединен с входом регистра 3 числа, состоящего из триггеров 4, первый счетчик 5, триггер б, одновибратор 7, элемент 8 задержки, элемент И 9, коммутаторы 10 первой- группы, полусумматор 11, коммутаторы 12 второй группы, второй счетчик 13, третий счетчик 14, блок 15 оперативной памяти.Первый счетчик 5 имеет разрядность п , где А - количество адресов Он обеспечивает формирование кода адресов. Одновибратор 7 обеспечивает вьщеление отрицательного фронта сиг нала. Элемент 8 задержки обеспечивает сдвиг информациии- на один такт после каждого подцикла для .генерации теста типа Бегущая 1 и О. Второй счетчик 13 предназначен для подсчета подциклов. Третий счетчик 14 обеспечивает формирование теста типа Адресный код Его разрядность равна п + 1.

Рассмотрим работу устройства в режиме Дождь.При этом источником информации, записываемой в регистр 3, является полусумматор 11. При запуске в блоке 1 управления начинает вырабатываться тактовая последовательность импульсов. В первом подцикле счетчики 5 и 14 работгиот синхронно от одних и тех же тактов блока 1. При этом на входах полусумматора 11 код одинаковый, а йа его выходе низкий уровень, соответствующий записи кода О по всем адресам памяти. По окончании первого подцикла одновибратором 7 выделяется задний фронт сигнала с выхода триггера б и производится запрет (в элементе И 9) одного импульса продвижения в счетчик 5. В результате второй по;:(цикл в счетчике 5 закончится на один такт (равный периоду обращений) позже, чем в счетчике 14,. и полусумматор зафиксирует неравнозначность в конце второго подцикла. Поэтому, во втором подцикле во всех адресах памяти,- кроме последнего

будут записаны коды О, а в послед нем - код 1. По окончании второго подцикла точно также произойдет запрет еще одного импульса продвижения в счетчик 5. Соответственно, неравнозначность зафиксируется в двух последних адресах третьего подцикла куда и будет записан код 1. Таким образом, блок 15 оперативной памяти, ;заполненный в первом подцикле всеми нулями, заполняется в следующих под.циклах единицами, т.е. проходит процесс набегания единиц, характерный для теста Дождь. Когда пройдет А подциклов, коды на входе полусумматора 11 будут инверсными и весь блок 15 будет заполнен единицами. В следую.щие А подциклов точно также, начиная с последнего адреса, код единиц сменится колом нулей. Через 2А подциклов заканчивается полный период теста.

Рассмотрим работу устройства при формировании теста типа Адресный код. В этом случае управляющие сигналы с блока 1 подключают к входам регистра 3 числа выходы счетчика 14 (через коммутаторы 12 и 10).

Работа коммутаторов 10 аналогична их работе в режиме Дождь за исключением того, что источником информации является не полусумматор 11, а счетчик 14, причем счетчики 13 и 14 имеют расхождение по частоте, равА

нов -jj- . При этом код числа,- записываемый в блок 15, будет меняться с каждым адресом и каждый следующий подцикл в адресном коде будет начинаться с разных кодовых комбинаций, чем обеспечивается динамическое смещение информации по подциклам. Благодаря наличию коммутаторов 12, «управляемых счетчиком 13, обеспечивается подключение к соответствующим разрядам регистра 3 числа различных разрядов счетчика 14 в различных подциклах. Этим достигается выравнивание динамики работы разных разрядов.

Рассмотрим работу устройства в режиме формирования теста типа Бегущая 1 и О. В этом случае управляющие сигналы из блока 1 подключают к входам регистра 3 выходы элемента 8 задержки (чераз коммутаторы. 10). Во время первого подцикла во все адреса блока 15 записывается По окончании первого дюдцикла одновибратором 7 выделяется задний фронт сигнала с выхода счетчика 5 (через триггер 6) и производится запрет первого импульса продвижения в счетчик 5. Задержанный на один такт частоты обращения сигнал с прямого выхода элемента задержки поступает на входы регистра 3 (через коммутаторы 10). Элементом задержки

ожет быть, например, D-триггер. ледовательно, во втором подцикле в первый адрес блока 15 будет записан код 1, а в остальные - О. При этом запись 1 в первый адрес

происходит в течение . Если бы 5 не было .задержки на такт, то после записи 1 происходила бы запись О в тот же адрес. По окончании второго подцикла запрещается продвиженир второго импульса в счетчик 5. В пер- Ю

вый адрес блока 15 записывается код О, а BQ второй - 1. В остальные адреса записываются нули. Таким образом, блок 15 оперативной памяти, заполненный в первом подцикле нулями, 5 начиная с первого адреса,будет заполняться бегущей единице, что характерно для теста типа Бегущая 1 и О. Когда пройдет А + 1 подциклов в последнем адресе будет записан код а в остальных - О. При этом в течение первых А + 1 подциклов сигналы по управляющим шинам разрешают прохождение через коммутаторы 10 сигнала с прямого выхода элемента 8 задержки а р.,. следующие А + 1 подциклов - с инверсного. Во время А + 2 подциклов на выходной шине блока 1 устанавливается 1, не ПРОИСХОДИТ запрет первого импульса продвижения, и во все адреса блока 15 записьгвается 1. В тече- ние следующих А подциклов точно также, начиная с первого адреса, во все гщреса будет записан код бегущий ноль. Временная диаграмма для второй части теста не приведена, так как картина 35 аналогична первой части. Через 2А + 2 подциклов заканчивается полный период теста.

Таким образом, предлагаемое устройство позволяет повысить достоверность40 контроля за счет того, что наряду с тестами типа Дождь и Адресный код, уст ойство позволяет проверять оперативную память с помощью теста Бегущая 1 и О, позволяющего более полно 45 проверить взаимовлияние ячеек памяти.

, Формула изобретения Устройство для контроля оперативой памяти, содержащее р.егистр числа.

выходы которого являются выходами устройства, информационные входы регистра числа подключены к выходам коммутаторов первой группы, первые информационные входы которых подключены к выходу полусумматора, вторые информационные входы коммутаторов первой группы подключены к выходам соответствующих коммутаторов второй группы, управляющие входы коммутаторов первой группы подключены к соответствующим выходам блока управления, первый вход полусумматора подключен к выходу триггера и первому входу одновибратора, выход которого подключен к первому входу элемента И, выход элемента И подключен к входу первого счетчика, выходы которого являются адресными выходами устройства, один вход триггера подключен к соответствующему выходу первого счетчика, управляющие входы коммутаторов второй группы подключены к выходам второго счетчика, а информационные входы коммутаторов второй группы подключены к выходам третьего счетчика , второй вход полусумматора подключен к соответствующему выходу третьего счетчика, вторые входы элемента И, триггера и одновибратора, а также входы второго и третьего счетчиков объединены и подключены к соответствующему выходу блока управления, отли-чающееся тем, что, с целью повышения достоверности контроля, оно содержит элемент задержки, первый вход которого подключен к выходу одновибратора, первый и второй ВЫХ9ДЫ элемента задержки подключены соответственно к третьему и четвертому информационным входам коммутаторов первой группы, второй вход элемента задержки подключен к соответствующему выходу блока управления.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 497640, кл. G 11 С 29/00, .

2.Авторское свиде7 ельство СССР 547837, кл. G 11 С 29/00, 1975 (прототип).