Устройство для синхронизации цифровой системы Советский патент 1982 года по МПК G06F1/04 

(54) УСТРОЙСТВО Дта СИНХРОНИЗАЦИИ ЦИФРОВОЙ

I2

Изобретение относится к вычислительной технике и может быть использовано для тактирова ния работы устройств, обрабатывающих поступанлчую от внешних устройств информацию.

Известно устройство для синхронизации вычислительной системы, срдержащее задающий- генератор, выход которого соединен с линиями задержки первой группы, выходы которых соединены со входами блоков выработки синхросигналов, выходы которых соединены со входами линий Зсщержки второй группы, выходы которых являются выходами устройства. Это устройство позволяет управлять работой синхронного интерфейса ij .

Недостатком этого устройства является то, что это устройство вырабатывает только непрерывные синхросигналы, которые не подвергаются управлению в процессе работы устройства.

Наиболее близким по технической сущности к изобретению является устройство для синхронизации вычислительной системы, содержащее задающий . нератор, элементы задержки первой и второй группы, блок переключателей, блок фор1«1рования сигналов уп)авления режимами, блок выработки сигналов СИСТЕМЫ

начальной установки, группу блоков выработки синхросигналов, каждый из которых содержит счетчик, дешифратор, селектор, две группы элементов П, два регистра сдвига, два триггера, узел управления, узел дешифрации и сравнения логического состояния, при этом группа выходов генератора соединена соответственно со входами

10 {с 1 по п, где п - число каналов) элементов задержки первой группы, (п+1 по 2п). входы элементов задержки первой группы соединены соответственно с выходами блока выработки

5 сигналов «начальной установки, вход которого соединен с дополнитальныгл выходом генератора, выход блока переключателей соединен с выходом блока форгшрования сигналов управления

20 режимами, в каждом блоке выработки синхросигналов выходы счетчика соединены соответственно со входгши селектора и входами дешифратора, первый, второй, третий, четвертый

25 выходы которого соединены с первыми входами соответственно первого, второго, третьего и четвертого элемента И первой группы, прямой и инверсный выходы селектора соединены с первыми входами соответственно пптого

и шестого элементов И, а вторые входы элементов И первой группы и вход счетчика каждого из блоков выработки синхросигналов соединены с выходом соответствующего (с 1 по п) элемента задержки первой группы, причем выходы элер.ентов И каждого из блоков выработки синхросиг1 алов соединены со входами соответствующего элемента.задержки второй группы, выходы которых являются первой группой выходов устройств, вторая группа выходов которого соединена соответственно с выходами элементов задержки второй группы, входы которых соединены с. выходами элементов И второй группы, первые входы которых соединены с синхровходами первого и второго регистров сдвига, с синхровходами первого и второго триггеров, с синхровходом узла управления, с .синхровходом счетчика, вход началь ной установки которого соединен с соответствующим выходом (п+1 по 2п) элемента задержки первой группы, инверсный выход второго разряда счетчи ка соединен с информационным входом первого регистра сдвига, управляющий вход которого соединен со вторыми входами элементов И второй группы и с выходами узла сравнения, первый уп равляющий вход которого соединен с выходом первого триггера, выход второго триггера соединен со вторым управлякяцим входом узла сравнения, третий управляющий вход которого соединен с прямым выходом первого разряда второго регистра сдвига, инверсный выход второго разряда которого соединен с четвертым управляющим входом узла управления, третьи входы первого, второго,третьего и четвертого элементов И второй группы соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов И первой группы, группа выходов счетчика соединена соответ- ственно с первой группой входов узла дешифрации и сравнения логического состояния, вторая группа входов которого соединена соответственно с выходами первого регистра сдвига, выхо узла дешифрации и сравнения логического состояния соединен с пятым входом узла управления, управляющие входы первого и второго триггеров и второго регистра сдвига соединены с четвертым выходом дешифратора, информационные входы первых триггеров блоков выработки синхросигналов соединены соответственно с первой группой выходов блока формирования сигналов управления, вторая группа выходов которого соединена соответственно с информационными входами вторых триггеров блоков выработки синхросигналов, информационные входы вторых регистров сдвига блоков

выработки синхросигналов соединены соответственно с третьей группой выходов блока формирования сигналов управления режимами, синхровход блока формирования сигналов управления режимами соединен с выходом четвертого элемента И первой группы первого блока выработки синхросигналов 2

Недостатком этого устройства явт ляется невозможность гибко управлять периодом и последовательностью тактовых сигналов, позволяя оргаиизивать режим обратной связи для синхронизации канального обмена.

Целью изобретения - увеличение функциональных возможностей путем обеспечения переменного периода синхросигналов,.

Поставленная цель достигается тем, что в устройство для синхронизации цифровой , содержащее счетчик, дешифратор, блок управления блок форглирования сигналов управления режимс1ми, причем выходы счетчика соединены соответственнр с информационными входами дешифратора, группа управляющих входов блока управления является соответственно первой группой управляющих входов устройства, вторая группа управляющих входов которого соединена соответственно со входами блока формирования сигналов управления режимами, тактовый вход устройства соединен с тактовым входом блока управления, введен коммутатор, первая группа входов которого соединена соответственно с первой и второй группами выходов блока формрования сигнал в управления режимами, группа информационных входов коммутатора соединена соответственно с выходш ш деишфратора, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом счетчика, выходы коммутатора являются соответственно выходами устройства.

Блок формирования сигналов управления режрмами содержит регистр и дешифратор, причем входы блока соединены с входами регистра, первая група выходов которого является первой группой выходов блока, вторая группа выходов которого соединена соответственно с выходами дешифратора, вход которого соединены соответственно со второй группой выходов регистра.

Кроме того блок управления содержит три элемента И-НЕ, элемент НЕ, причем первый, второй, третий входы первого элемента И-НЕ соединены соответственно с первым, вторым, третьим входами группы управляющих входов блока, четвертый вход группы управля1тцих входов которого соединен с первым входом второго элемента И-Н второй вход которого соединен с

выходом первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с тактовым входом блока, первый выход которого соединен с fыходом третьего 5 элемента И-НЕ, с входом первого элемента НЕ, выход которого является вторым выходом блока.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - блок 10 управления; на фиг. 3 - блок формирования сигналов управления режимами; на фиг. 4 - схема коммутатора.

Устройство содержит блок 1 управления, счетчик 2, дешифратор 3, блок tS 4 формирования сигналов управления режимами , коммутатор 5. Блок 1 управления содержит элементы 6-8 И-НЕ, элемент НЕ 9. Блок 4 форг/шрования сигналов управления режимами содержит 20 регистр 10, дешифратор 11. Коммутатор 5 содержит селекторы 12 и 13. Устройство работает следующим o6pa3OMv

Управляющие сигналы, поступающие jc на вход блока 1 управления могут быть сигналами как от независимого внешнего устройства, так и от управляющего модуля. Они 1 азрешают или эапрещгиот прохождение тактовых импульсов от генератора тактовых импульсов, поступающих на вход блока 1 управления, на вход счетчика 2, вызывая на его выходе появление двоичного кода, соответствующего числу просчитанных импульсов. Код пойту- 5 пает на информационные входы дешифратора 3 и вызывает появление импульса на соответствующем выходе дешифратора 3. Длительность этого импульса определяется длительностью 0 импульсов задающего генератора. Появление на входе блока 1 управления любого из входных сигналов приводит к появлению на выходе блока 1 сигнала, запрещающего дальнейшее прохож- 45 дении импульсов генератора на вход счетчика. Когда уровень входныхсигналов снимает запрет, начнут возбуждаться следующие выходы дешифратора 3. Таким образом, на выходе де- 50 шифратора 3 получаем п последователь ностей синхросигналов, периодичность импульсов в которых и сдвиг во времени друг относительно друга регулируются управлякяаими сигналами, посту- 55 пакяцими на вход блока 1. Кроме того,предварительно в блоке 4 задается нужный режим. Сигнал с выхода блока 4 управляет коммутацией синхропоследоЪательностей на выход коммутатора 5.

Блок 1 управления представляет собой комбинационную схему, построенную на элементах И-НЕ. Назначение приостановка тактовых импульсов. . 65

Входные воздействия сгруппированы по функциональному признаку. Часть из них несет нагрузку управления, кроме того, имеется вход начсшьного пуска. Наличие сигнала начального пуска разрешает прохождение импульсов, поступающих с генератора тактовых импульсов, на выход блока 1. Один его выход соединен со входом счетчика 2, отсчитывающего число так товых импульсов, прошед1шх на вход счетчика до момента их приостановки появлением одного из управляющих входных сигналов. Двоичный код, соответствующий числу просчитанных тактовых импульсов, дешифрируется дешифратором 3, управление которым по управляющему, входу осуществляется со второго выхода блоки 1.

Блок 4 формирования сигналов управления режимами содержит регистр и дешифратор. На вход ре,гистра поступает 16-разрядное командное слово, часть которого передается на выход в качестве маски тактовых последователностей, а другая дешифрируется на дешифраторе, возбуждая выход дешифратора, соответствунмций коду опреде|ленного режима работы. Разрядность |полей маски и кода режима работы оп|ределяется форматом командного слова ;Структура коммутатора 5 определяется тем, что с выхода блока 4 на вход ко№1утатора 5 поступают две группы функционально различных сигналов; маска тактовых последовательностей М и код режигла работы Р.

Первая группа сигналов - маска управляет коммутацией на выход тактовых последовательностей в зависимости от значения разрядов, составляющих код маски. Причем управление наличием сигнала в той или иной позиции канала на выходе может осуществляться как одним разрядом маски, так и совокупностью разрядов.

Вторая группа сигналов может быть использована для организации канального обмена.

Разрядность маски п 0,1... и кода режима m 0,1..., а также распределение выходов блока 3 по входам коммутатора 5 определяются индивидуально в каждом конкретном случае. Однако сумма п+т не должна превышать длины командного слова.

Например, если , , тогда схема коммутатора может быть построена так, как показано на фиг. 4. При этом на выход коммутатора 5 в зависимости от.значения разрядов Ml и М2 будет коммутироваться одна иэ последовательностей с первого или второго выхода блока 3. А выходной сигнал, вырабатьгааемый с участием кода режима работы Р, может быть, например, сигнал Сброс, устанавливакадий элементы управляющих блоков основного устройства для начала нового машинного такта, или сигналом для управления во времени каким-либо внешним устройством, и т.п. В общем случае число данных каналов может быть про извольным. На выходе коммутатора 5 формируются сигналы с управляемым периодом и последовательностью тактовых сигналов, позволяя организовать режим обратной связи для синхр низации канального обмена. Таким образом, предлагаемое устройство позволяет сделать работу цифровой CHCTeNfj более гибкой. Возможна приостановка тактовых послед9 вательносТей с учетом внешних воздей ствий, например, канального обмена. Б этом случае выработка синхросигна лов приостанавливается на время выполнения операций обмена между блоками, подключенными к интерфейсу. Количество подключаемых блоков и периодичность сигналов в каждой син хропоследовательности определяется особенностями работы интерфейса и подключаемой к нему внешних устройс Предлагаемое уст ойство позволяет расширить функциональные возможности за счет увеличения числа упразпяемах каналов и обеспечивает во можность .последовательной синхронизгщии их работы при сохранении возможности параллельной, которая имее место в прототипе. Формула изобретения 1. Устройство для синхронизации цифровой системы, содержащее счетчик, дешифратор, блок управления, блок формирования сигналов управления режимами, причём выходы счетчик соединены соответстаенно с информационными входами дешифратора, групп управляющих входов блока управления являетсй соответственно первой груп пой управляющих входов устройства, вторая группа управляшоих ахояоъ ко торого соединена соответственно с входгши блока формирования сигналов управления режимами, тактовый вход устройства соединен с тактовым входом блока управления, отличаю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения переменного перио да синхросигналов, в устройство введен коммутатор, первая и вторая группы управлякицих входов которого соединены соответственно с первой и второй группами выходов блока формирования сигнсшов управления режимами, группа информационных входов коммутатора соединена соответственно с выходами дешифратора, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом счетчика, выходы коммутатора являются соответственно выходами устройства. 2. Устройство по п.1, отличающееся тем, что бЛ9к формирования сигналов управления режимами содержит регистр и дешифратор, причем входы блока соединены с входами регистра, первая группа выходов которого является первой группой выходов блока, вторая группа выходов которого соединена соответственно с выходс1ми дешифратора, входы которого соединены соответственно с второй группой выходов регистра. 3. Устройство по п.1, отличающееся тем, что блок управления содержит три элемента И-НЕ, элемент НЕ, причем первый, вторЬй и третий входы первого элемента И-НЕ соединены соответственно с первым, вторым и третьим входс1ми группы управляющих входов блока, четвертый вход группы управляющих входов блока соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом первого элемента И-НЕ, выход второго элемента И-НЕ соединен, с первым входом третьего элемента И-НЕ, второй вход которого соединен с тактовым входом блока, первый выход которого соединен с выходом третьего элемента И-НЕ, с входом первого элемента НЕ, выход которого является вторым выходом блока. I Источники информации, принятые во внимание при экспертизе Авторское свидетельство СССР 752314, кл. G Об F 1/04, 1978. 2. Авторское свидетельство СССР по заявке 3002753/18-24, кл. G Об F 1/04, 1980 (прототип).