Устройство для модификации адресов при отладке программ Советский патент 1983 года по МПК G06F9/42 G06F11/26 

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах, применяемых при отлгщке программ.

Известно устройство, содержащее блок формирования адресов, блок перемещения и защиты программ, регистр номера индекса, регистр базы, индикаторный регистр, блок управления и блок пуска программы til.

Известное устройство позволяет быстро осуществлять передачу управления из одной программы в другую, которая может рассматриваться как исправление первой или как участок , отладочных команд.

К недостаткам его относятся низ кое быстродействие и необходимость внесения в текст программы соответ ствующих или операторов пepe дачи управления.

Известно устройство, содержащее блок оперативной памяти, в котором выделена ячейка для хранения адреса возврата, блок адресации, .-адресный формирователь, триггер, элемент И и блок управления.Появления адреса перехода к подпрограмме вызывает блокировку модификации адреса возврата,.

который представляет собой адрес последней выполненной команды. Подпрограммы при этом должны иметь специфические адреса, т.е. располагаться в определенной зоне памяти С23.

Известное устройство осуществляет передачу управления с возвратом в другие программы, которые также могут рассматриваться как группы отладочных

10 команд или исправления текста исходной программы.

Недостатком данного устройства является то, что для осуществления

15 перехода к подпрограмме необходимо явно указывать в программе команду перехода с возвратом, что приводит к замедлению выполнения программы из-за распознавания и выполнения

20 этих команд, замедляет отладку программы из-за того, что требуется модификация текста программы (перекомпиляция) при добавлении и устранении этих команд, и резко затрудняет

25 модификацию программы, записанной в постоянной памяти из-за необходимости замены ПЗУ при каждом исправлении.

Цель изобретения - повышение бы;стродействия устройства для модифи30кации адресов программ.

Поставленная цель достигается тем что в устройство /для модификации адресов при отладке программ, содержащее счетчик адресов команд,введены элемент НЕ, первый и второй элементы И, элемент ИЛИ, блок ассоциативной памяти, причем вход окончания команды устройства соединен с входом элемента НЕ и управляющим входом блока ассоциативной памяти, информационный выход которого соединен с первым входом элемента ИЛИ и с входом счетчика адресов команд, информационный выход счетчика соединен с первыми, входами первого и второго элементов И и с входом опроса блока ассоциативной памяти, управляющий выход которого соединен с вторым входом второго элемента И,.выход элемента НЕ соединен с вторым .входом первого элемента И, выход которого соединен с вторым входом элемента ИЛИ г выход второго элемента И соединен с третьим входом элемента ИЛИ, выход которого является адресным выходом устройства.

На чертеже представлена структурная схема устройства для модификации адресов при отладке программ.

Устройство содержит счетчик 1 адресов команд, блок 2 ассоциативной памяти, элементы И 3 и 4, элемент ИЛИ 5 и элемент НЕ б. Устройство имеет адресный выход 7 и управляющш вход 8 око1- чания команды. Для обеспечения передачи многоразрядных кодов адресов под элементами 3-5 подразумеваются группы соответствующих одинаковых элементо.

Устройство работает следующим образом.

Предположим, -ТО в исходный текст программы необходимо вставить группу команд, соответствующих, например, отладочной печати, не нарушая при этом исходного текста программы. Для этого текст вставки записывается на свободр ое место в блоке памяти программ, а адрес програг., начиная с которого выполняется вставка, и адре начала вставки заносятся в блок 2. При работе ЭВМ совместно с предлагаемым устройством после окончания выполнения каждой команды и увеличения содержимого счетчика 1 по сигналу на входе 8 производится опрос блока 2 и проверка является ли данный адрес адресом перехода на вставку. Если является, то из блока 2 считывания адрес начала вставки передается на счетчик 1 и на адресный выход 7 через элементы ИЛИ 5. Если адрес не является адресом перехода, то сигнал с управляющего выхода блока 2 разрешит передачу содержимого счетчика 1 на адресный выход 7 через элементы 4 и 5. В процессе выполненияодной и той же команды содержимое счетчика 1 передается на вь1ход 7 через злементы 3 и 5. Опрос блока 2 при этом не производится. При выполнении команды перехода на счетчик 1 заносится ново содерхс мое , адрес перехода , которое сравнивается (как и в предыдущем случае ) с содержимым блока 2. Если совпадение есть, то адрес перехода заменяется новым из блока 2, если нет, то передается на адресный выход 7. Возврат из вставки осуществляется с помощью команды безусловного переход которой заканчивается вставка. Лналогичны.м образом можно осуществить обход группы команд и замену одних команд другими.

Если исходная програь1ма располагается в. постоянной памяти (ПЗУ), то для работы устройства необходимо, чтобы часть адресного пространства ЭВМ принадлежала оперативной памяти, т.е. часть блока 1 ДОЛКНР составлять оперативная память, имеющая сквозную адресацию с постоянной.

Таким образом, за счет введения в состав устройства блока ассоциативной памяти, элементов И, ИЛИ, НЕ удается осуществить модификацию адресов программы в процессе ее выполнения без нарушения исходного текста програмгфл. При этом повышается скорость работы устройства, так как отсут(ствуют затраты на выполнение команд перехода с возвратом, а опрос блока ассоциативной памяти производится только между выполнением команд и может быть совмещен, например/ с опросом регистра прерывания ЭВМ.

Предлагаемое устройство позволит в несколько раз сократить время отладки программ, особенно при модификации программ, записанных в ПЗУ, так как исправления будут накапливаться в оперативной памяти и перешивка ПЗУ будет производиться один раз на целую группу исправлений.

изобретения

Устройство для модификации адрес при отладке программ, содержащее счетчик адресов команд, отличающееся тем, что, с целью повышения быстродействия, в устройство введены элемент НЕ, первый и второй элементы И, элемент ИЛИ, бло ассоциативной памяти, причем вход окончания команды устройства соединен с входом элемента НЕ и управляющим входом блока ассоциативной памяти, информационный выход которого соединен с первым входом элемента ИЛИ и с входом счетчика адресов команд, информационный выход счетчика соединен с первыми входами первого и второго элементов И и с входом опроса блока ассоциативной памяти, управляющий вход которого соединен

с вторым входом второго элемента И, выход элемента НЕ соединен с вторым входом первого элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход второго элемента И соединен с третьим входом элемента ИЛИ, выход которого является адресным выходом устройства.

Источники ИНфОрМсЩИУ,

принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 479113, кл. G Об F 9/40, 1973.

2.Авторское свидетельство СССР № 544965, кл. G 06 F 9/44, 1974 (прототип).