Усилитель считывания для запоминающего устройства на МДП-транзисторах Советский патент 1983 года по МПК G11C7/06 

(St) УСИЛИТЕЛЬ СЧИТЫВАНИЯ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА НА МДП-ТРАНЗИСТОРАХ . .- 1: Изобретение ОТНОСИТСЯ к запоминающим устройствам и может использоватьря в запоминающих устройствах (ЗУ) динамического типа с произвольной выборкой на МДП-структурах, а также в ЗУ на приборах сзарядовой связью (ПЗС). Известен усилитель, содержащий неинвертИрующий усилитель (повторитель) с. перекрестными связями, транзисторы управления и транзисторы, служащие для подключения напряжения питания к усилителю Cl J. Этот усилитель считывания характеризуется недостаточной чувствительностью, обусловленной в основном разбросом параметров (пороговых напряжений,, крутизны) нагрузочных транзисторов повторителей. Наиболее близким техническим решением к изобретению является усилитель считывания для ЗУ на ПЗС, содержащий два истоковых повторителя с перекрест ыми связями и транзисторный ключ, поредством которого на усилитель податся напряжение питания t2 3. Этому устройству также присуща неостаточная чувствительность, обусловенная разбросом параметров нагрузочых транзисторов повторителей. Цель изобретения - повышение чувстительности усилителя считывания. Поставленная цель достигается тем, что в усилитель считывания для запоминающего устройства на МДП-транзисторах, содержащий входные, нагрузочные и ключевые транзисторы, причем стоки входных транзисторов соединены с истоком ключевого Транзистора, сток которого подключен к шине питания, а затвор является первым управляющим входом усилителя, истоки первого и второго входных транзисторов подключены соответственно к затворам второго и первого нагрузочных транзисторов, а затворы являются соответственно вхо3989дом информационного сигнала и входом опорного сигнала, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, введены переключающие транзисторы, стоки . которых соединены соответственно с истоками входных транзисторов, истоки - со стоками нагрузочных транзисторов, а затворы объединены и являются вторым управ ляющим входом усилителя. На фиг, 1 приведена принципиальная схема усилителя считывания для запоминающего устройства на МДП-транзисторах; на фиг. 2 - временная диаграмма подачи управляющих напряжений. Усилитель содержит первый 1 и второй 2 нагрузочные транзисторы, первый 3 и второй k входные транзисторы, пер вый 5 и второй 6 переключающие транзисторы, ключевой транзистор Входные сигналы поступают на входы 8 и 9 усилителя из элемента 10 .памяти и опорного элемента 11.Управляющие напряжения U и 1)2 подаются соответственно на затворы транзисторов 7 и 5. , Усилитель работает следующим образом. На один из его входов 9 поступает опорный сигнал, на другой вход 8 сигна{1 из элемента памяти 10. На входах устанавливается напряжение, пропорциональное приходящим сигналам, и между ними образуется разность потенциалов д Ug). Затем- на затвор ключевого транзистора 7 подается управляю.щее напряжение U и начинается заряд выходных точек 12 и 13 усилителя. Раз ница напряжений в .точках 12 и 13 сое. тавит и где Зо ток. ВЫХ си текущий через транзистор 7; С - емкость конденсатора, нагружающего точ ки 12 и 13; t - время заряда. С ростом величины t значение Ug,, стремится к величине 2uUgjt. Затем происходит включение транзисторов 5 и 6, замыкается петля положительной обрат ной связи, а усилитель устанавливает ся в положение, определяемое сигнало разбаланса на входах 8 и . При ЭТОМ на выходных точках 12 и 13 усилителя формируется сигнал, соответствующий уровням логического нуля и логической единицы. Чувствительность усилителя возрастает за счет того, что входной сигнал в момент включения обратной связи действует не только на входные транзисторы 3 и it, но и на нагрузочные транзисторы 1 и 2, компенсируя разброс их параметров. Повышение чувствительности усилителя считывания позволяет уменьшить величину зарядов, хранимых в ЗУ, и, значит, уменьшить размеры элементов памяти, т. е. повысить степень интеграции. При неизменных же величинах зарядов усилитель позволяет повысить надежность считывания информации. Формула изобретения Усилитель считывания для запоминающего устройства-на МДП-транзисторах, содержащий входные, нагрузочные и ключевой транзисторы, причем стоки входных транзисторов соединены с истоком ключевого транзистора, сток которого подключен к шине питания, а затвор является первым управляющим входом усилителя, истоки первого и второго входных транзисторов подключены соответственно к затворам второго и первого нагрузочных транзисторов, а затворы являются соответственно входом информационного сигнала и входом опорного сигнала, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, отличающийся .тем,что, с целью повышения чувствительности усилителя, в него введены перекпючаюцие транзисторы, стоки которых соединены соответственно с истоками входных транзисторов, истокисо стоками нагрузочных транзисторов, а затворы объединены и являются вторым управляющим входом усилителя. Источники информации, принятые во внимание при экспертизе 1.Патент США № 4123799, кл. 365-205, опублик. 1978. 2.IEEE Transactions on Electron Devices, v. 23, N 2, 1976, p. 89 (прототип).

(тП Л

и

12 S

S-Ж-Ж

//

I

4г./

г2