Запоминающее устройство с самоконтролем Советский патент 1983 года по МПК G11C11/00 

Изобретение относится к запоминающим устройствам. (ЗУ) и может быт применено в цифровых вычислительных устройствах, в частности в системах числового программного управления. , Известно запоминающее устройство с самоконтролем, содержащее запомин ющую матрицу, адресный блок и блок формирования данных, подключенные к блоку управления, счетчик, регистры и схему сравнения 1. Недостатком данного устройства является невозможность проверки исправности электронного обрамления запоминающих матриц. Наиболее близким техническим реше нием к предлагаемому является запоми нающее устройство с самоконтролем, содержащее запоминающую матрицу, соответствующие входы которой соединены с выходами дешифратора адреса и регистра ввода, а выходы - с входами регистра вывода, выходы которого сое дины со входами блока контроля, выход блока контроля подключен к входу генератора тактовых импульсов, выход которого подключен к входу счетчика адреса, выходы которого соединены с соответствующими входами дешифратора адреса 21. Недостатком этого устройства является невозможность определить .неисправность, дешифраторов адресов строк и столбцов, что снижает надежность устройства. Цель изобретения - повышение надежности устройства, а также повышение достоверности диагностического контроля запоминающих матриц. Поставленная цель достигается тем что в запоминающее устройство с самоконтролем, содержащее блок памяти, информационные входы которого подклю чены к выходам регистра ввода, а выходы - к входам регистра вывода, выходы которого соединены с входатии блока контроля, выход которого подключен к входу генератора тактовых сигналов, и счетчики, причем вход первого счетчика соединен с выходом .генератора тактоззых сигналов, а один из выходов - с входом второго счетчи ка, выг4оды которого и другие вь1ходы первого счетчика подключены к адресным входам блока памяти, введены триггеры, элементы И и элементы ИЛИ, входы которого подключены к выходам первого и второго элементов И соответственно, а выход соединен со счет ным входом первого генератора, прямо выход которого подключен к входу ре,гистра ввода, а установочные входы соединены соответственно с входами второго триггера, прямой и инверсный выходы которого подключены к первым входам первого и второго элементов И соответственно, причем второй .вход первого элемента И соединен с выходом генератора тактовых сигналов,вто1рой вход второго элемента И подключен к выходу первого счетчика,входы второго триггера являются соответственно первь1м и вторым управляющими входами устройства. На чертеже приведена структурная схема устройства. Предлагаемое устройство содержит регистр 1 ввода, блок 2 памяти со встроенными дешифраторами 3 адресов строк и столбцов,регистр 4 вывода,генератор 5 тактовых сигналов,первый б и второй 7 счетчики,предназначенные для формирования адресов строк и адресов столбцов соответственно, блок 8 контроля, первый 9 и второй 10 триггеры, элемент ИЛИ 11. На чертеже обозначены первый 12 и второй 13 управляющие входы устройства. Устройство содержит также первый 14 и второй 1-5 элементы И. Устройство работает следующим образом. Устройство обеспечивает формирование четырех тестовых кодов. Для проверки запоминающих ячеек в режиме контроля на входы 12 и 13 поступают в противофазе логические сигналы 1 и О. В зависимости от комбинации фаз на входах 12 и 13, на выходе триггера 9 устанабливается сигнал логической 1 или логического О, который при работе генератора 5 записывается в запоминающую матрицу блока 2 памяти. Для проверки встроенных дешифраторов 3 на входы 12 и 13 с небольшой задержкой относительно друг друга подаются сигналы логической 1. При этом разрешается работа триггера 9 по счетному входу. Триггер 10 запоминает последовательность поступления сигналов по входам 12 и 13 и в соответствии с этим через элемент ИЛИ 11 на счетный вход триггера 9 поступают сигналы либо с выхода генератора 5, либо с выхода счетчика 6. Триггер 9 будет менять свое состояние либо по каждому сигналу от генератора 5, либо по каждому сигналу переполнения счетчика 6. В блок 2 памяти запишется тестовый код, причем 1 и О в запоминающих ячейках будет чередоваться либо по строкс1М, либо по столбцам, т.е. в первом случае четные строчки 1, нечетные О, во втором - четные столбцы 1, нечетные О. Проверка исправности блока 2 памяти и дешифраторов 3.осуществляется путем считывания контрольных тестов при помощи блока 8. При обнаружении ошибки сигнал с выхода блока 8 блокирует работу генератора 5. Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно позволяет выявить не.исправности не только запоминающих ячеек, но их электронного обрамления - деошфраторов строк и столбцов, за счет чего обеспечивается его более :высокая надежность по сравнению с прототипом.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, соде ржащее блок памя- ти, информационные входы которо;го подключены к выходам регистра ввода, а выходы - к входам регистра вывода, выходы которого соединены с входами блока контроля, выход которого под ключен к входу генератора тактовых сигналов, и счетчики, причем вход первого счетчика соединен с выходом генератора тактовых сигналов, а один из выходов - с входом второго счетчика , выходы которого и другие выходы первого счетчика подключены к адресным входам блока памяти, о т л н ч а ю t.e е с я тем, что, с целью повышения надежностиустройства, в него введены триггеры, элементы И и элемент ИЛИ, входы которЬго подключены к выходам первого в второго элементов и соответственно, а выход, сог Ъдинен со счетным входом -первого триггес а,прямой выход которого подключен к входу регистра ввода,а установочные входы соединены соответственно с входами второго триггера,прямой и инверснь1й выходы которого подключены к первым входам первого и второго элементов И соответственно, причем второй вход первого элемента г1 соединен с выходом генератора тактовых сигналов, второй вход второго элемента И подключен к -выходу первоС го счетчика,входы второго триггера гвляются соответственно первьм и BTOf ьм управляющими-входами устройства. В