Постоянное запоминающее устройство Советский патент 1983 года по МПК G11C17/00 

САЭ

И

Изобретение относится к вычислительной технике, а именно к постоянным запоминающим устройствам и может быть использовано для снижения потребпяемой мощности.

Известно запоминающее устройство состоящее из модулей памяти, каждый из которых содержит адресный блок, накопитель, -числовой блок и свой ключ для подключения питания к модулю памяти 1.

Недостатком указанного устройства являются большие задержки, вно4гимые ключем подключения питания, что снижает быстродействие выборки.

Наиболее близким к изобретению по технической сущности является постоянное запоминающее устройство, содержащее модульный накопитель, блок ключей питания, дешифратор, регистры адреса и числа и блок упра.вления 23.

Недостатком известного устройств является снижение быстродействия из-за использования ключей импульс:ного питания, имеющих значительное Время включения.

Цель изобретения - повышение быстррдействия работы устройства.

Прставленная цель достигается те что постоянное запоминающее устройство, содержащее накопитель, информадионнне выходы которого соединены с входами информационного регистра, выходы которого являются информационными выходами устройства, а управляющий вход соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом регистра адреса старших разрядов, а третий выход является управляющим выходой устройства, выходы регистра адреса старших разрядов соединены с -входами дешифратора, выходы Которого соединены с . входами первой группы накопителя и входами блока ключги,. выходы которых соединены с входами питания ндкопителя, выходы регистра адреса младших разрядов соединены с входами второй группы накопителя, а входы соединены с входами регистра адреса старших разрядов и являются адресными входами устройства, ,первый вход блока управления является входом устройства, содержит блок сравнения, входы первой и второй групп которого соединены соответственно с входами и выходами регистра адреса старших разрядов, а выход блока сравнения соединен с вторым входом блока управления.

На чертеже представлена функциональная схема предлагаемого устройства.

Постоянное запоминающее устройство .содержит регистр 1 адреса старших разрядов , регистр 2 адреса

младших разрядов, входы которых соединены с. входами первой группы блока 3 сравнения и являются адресными входами 4 устройства. Выходы регистра 1 адресов старших разрядов 5 соединены с входами дешифратора 5 и входами второй группы блока 3 сравнения, выходы дешифратора 5 соединены с входами первой группы накопителя б, состоящего из модулей 7 0 памяти и входами блока 8 ключей, выходы которых соединены с входами питания соответствую1цих модулей 7 памяти накопителя б. Информационные выходы накопителя б соединены с 5 входами регистра 9 информации, выходы которого являются информационными выходами устройства 10, а управляющий вход соединен с первым входом блока 11 управления, второй выход которого соединен с управляющим входом регистра 1 адреса старших разрядов. Управляющий выход блока 11 управления яьляется управляющим выходом 12 устройства, первый вход управляющим входом 13 устройства, а второй вход соединен с выходом блсЛса 3 сравнения.

Устройство работает следующим образом.

В каждом цикле считывания на 0 входы устройства поступает сигнал обращения - на вход 13 и код адреса - на входы 4. При этом старшие разряды кода адреса поступают на входы регистра 1 и блока 3 сравнения, а младшие разряды поступают на установочные входы регистра 2 и потом на соответствующие адресные входы модулей 7 памяти. Регистр 1 выполнен стробируемым, поэтому в л нем хранится код модуля 7 памяти, к которому было .обращение в предыдущем цикле считывания. Коды адресов модулей памяти предыдущего обращения и настоящего поступают на входы блока 3 сравнения, на выходе которого 5 вырабатывается признак сравнения или несравнения/ поступающий в блок 11 управления. Если вырабатывается признак несравнения, это означает,, что -производится обращение к другому 0 модулю 7 памяти, блок 11 управления

вырабатывает импульс записи нового . кода адреса старших разрядов в регистр 1. Этот код через дешифратор 5 осуществляет включение соответствут 5 ющего ключа из блока 8 ключей и осуществляет разрешение выборки с соответствующего модуля 7 памяти. Блок 11 управления стробирует прием счи.тываемой информации в регистр 9 и Q,«выдает признак Готовность на выходе 12.

Если блок 3 сравнения вырабатывает признак сравнения, возможно ускорение выборки из накопителя. 5 В этом случае в регистре 1 хранится

31014037 . 4

код выбираемого модуля 7 памяти спамяти процессора, когда обращение

помощью дешифратора 5 и к нему под-к памяти осуществляется в каждом

ключено питание от.соответствующе-цикле, а переходы из одного модуля

го ключа из блока 8. Блок управленияв другой при выборке редки, возможсинхронизирует работу регистра 9 ино существенное повышение быстро.выдает сигнал на выход 12 по более .5действия выборки при незначительных

короткому циклу.затратах потребляемой мощности за

При использовании предлагаемогосчет одного постоянно включенного

устройства в качестве управляющей(модуля памяти.

.ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее какоплтель, информационные выходы которого соединены с входами информационного регистра, выходы которого являются информационными выходгили устройства и управляющий вхрд соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом регистра адреса, старших разрядов, а третий выход является управляющим выходом уст- . ройства, выходы регистра адреса старших разрядов соединены с входами дешифратора, выхода которого соединены с входами первой группы накопителя и входами блока ключей, выходы которых соединены с входами питания накопителя, выходы регистра адреса младших разрядов соединены с входами второй группы накопителя, а входы соединены с входами регистра адреса стаЕшшх разрядов и являются адресными входами устройства, первый вход блока управления является управляющим входом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит блок сравнения, входы первой (Л и второй групп которого соединены соответственно с входами и выходаС ми регистра адреса старших разрядов , а выход блока сравнения соединен с вторым входом блока управлес с ния .