Формирователь сигнала выборки шины матрицы накопителя Советский патент 1983 года по МПК H03K19/08 

.Изобретение относится к вычислительной технике и предназначено для использ вания в качестве оциого из элементов управления матрицей памяти интеграль кого запоминающего устройства. Известен И вхоцовой ЭСЛ дешифратор цля выбора оцной из 2 комбинаций, lo торый сострит из П инверторов, кажцый из которых соцержит в себе два эмип терно связанных транзистора и источник тока, подсоединенный к связанньш эмиттерам. Дополнительные парафазные выхоа ные сигналы получаются соответственно на коллекторах-двух транзисторов. Деши() ратор содержит также входных дио да, объединенных в и -вентили, каждый и которых имеет выходной эми.ттераый повторитель, на котором формируется сиг- нал выборки или невыборки строки или столбца матрицы накопителя 1. .. Недостатком данного дешифратора являются высокие логические перепады в его узлах и как следствие недостаточно высокое быстродействие. Известен формирователь сигнала выборки шины матрицы накопителя-, состоящий из И транзисторов, объединенных в И -вентили, базы которых объединены и поцсоцеинбны к двум резисторам: первому и второму. Второй вывод первого резистора подсоединен к источнику питания второй вывод второго резистора подсоединен к выводу, к которому подключены объециненные коллекторы и транзисторов, а также вывод базы транзистора формирователя, эмиттер которого подключен к шине -накопителя, а коллектор подключен к шине источника питания. Эмиттеры транзисторов имеют выводы, которые ключены к шинам дешифратора 2. Недостатком указанного формировател связанным с его быстрюдействием, является то, что один из резисторов включен параллельно переходам б-к И транзисторов, вследствие чего из-за возможности насьпдения транзисторов болыиую часть логического перепада, который определяет быстродействие, необходимо формировать на резисторе, соединенном с ШИНСЙ1 источника питания, что увеличивает перепад на базе И транзисторов и соответственно перепад на эмиттерах этвзс транзисторов. Снижение быстродействия происходит также из-цза наличия большой емкости в коллекторном узле и транзисторов, подсоединенной гнепосредственно к баз формирователя у и как следствие большой постоянной времени в этом узле 1О 42 в котором создается основной логический перепад. Цель изобретения - повышение быстродействия. Указанная цель достигается тем, что в формирователь, содержащий П транзисторы, коллекторъ и базы которых объе-. динены, а эмиттеры подключены к соответствующим входным шинам формирователя, выходной транзистор, коллектор которого соединен с шиной источника питания, а эмиттер подключен к выходной шине формирователя, два резистора, первые выводы которых объединены, второй вътод первого резистора соединен с базой выходного транзистора, второй вывод второго резистора соединен с шиной источника питания, введены два транзистора, два диода и источник тока, причем коллектор первого введенного транзистора соединен с шиной источника питания, база соединена с первъ1ми выводами резисторов, а эмиттер - с базой второго ввеаея- ного транзистора и анодом первого аиода, коллектор второго введенного транзистор соединен с базой выходного транзистора, а эмиттер - с коллекторами и транзисторов, катод первого циона соединен с базами И транзисторов и анодом второго диода, катод которого соединен с источником тока. На чертеже представлена принципиальная электрическая схема предлагаемого формирователя. 1 Формирователь содержит И транзисто ров 1-1 - 1-м, эмиттеры которых подключены к входным шинам фррмнровате- гвС 2-i - 2-и, выходной транзистор 3, эмиттер которого подключен к выходной шине 4 формирователя, 1юрвъ1й 5 и второй 6 резисторы, дополнительно введенные первый 7 и вторсй 8 транзисторы,первый 9 и второй 10 диоды, источник 11 тока, коллекторы выходкого транзистора 3 и транзистора 7, при этом вывод резиотора 6 соединен с шиной источника 12 питания. В дешифраторе строк в стопйюв мат ряцы накопителя входные шинъ формирователей подключаются к одному из котшек- : торов соответствующих эмиттерно связаннъ1х попарно транзисторов, образующих для каждого разряда входа парафазные сигналы. Выходные шины фо(ж ироеателей подключаются к соответствующим шинам матрицы накопителя. При этом для всех формирователей используется общий датчик тока, к которому подхлючаются катоаы диоцов 1О формирователей.

Формврс«атель работает сяеаующим образом.

Пусть ва вхопы дешифратора подает ся такая комбинация логических сигна лов, что во входных шинах предлагаем мого формирователя tax. отсутствует, все W транзисторы закрыты, транзш тор 8 закрыт. При этом выходнсА травзистор открыт, т.е. выбрана соотвеч ствуюшая шина матрицы накопителя, поо ключенная к выходной шине формир жатвjd. В остальных формирователях хотя бы один из п транзисторов оказывается при этом открытым и на выходных шивах формирователей будет низкий потенщшл. Независимо от числа открытых Ц транзисторов в формирователе ток в оепв резистора 5 будет незначительно взменя П| ся за счет наличия цепи через транаио тор 7 отрицательной обратной связи.

Использование изобретения позволят улучшить показатели ЭУ (по времени выборки адреса) и увеличить технолог ческне запасы по этому параметру.

ФОРМИРОВАТЕЛЬ СИГНАЛА ВЫБОРКИ ШИНЫ МАТРИЦЫ НАКОПИТЕЛЯ, содержащий И транзисторов, коплек торы и базы .которых объединены, а эмит тары подключены к соответствующим входным шинам формирователя, выходной транзистор, KomieKTO которого соединен с шиной источника питания, а эмиттер подключен к выходной шине формирова- . тепя, ава резистора, первые выводы которых объединены, второй вьшод первого резистора соединен с базой выходного транзистора, второй вывод второго резистора соединен с шиной источника питания, отличающийся тем, что, с целью у величения быстродействия, в него введены два транзистора, два диода и источник тока, причем коллектор первого введенного транзистора соед1щен с шиной источника питания, база соединена с первыми выводами резисторов, а эмиттер - с базой второго введенного транзистора и анодом первого дисца, коллектор второго введенного транзистора соеди- о нен с базой выходного транзистора, а эмит(Л тер - с коллекторами и транзисторов, катод первого диода соединен с базами И тран-аисторов и анодом второго диода, катод .которого соединен с источником тока.