@ - @ -Триггер Советский патент 1983 года по МПК H03K3/286 

Изобретение относится к вычислительной технике, и может найти применение при разработке цифровых интегральных схем ра МДП-транзисторах. .Известны триггеры, в которых для повышения быстродействия использует ся ненасыщенный режим работы транзисторов t . Недостаток указанных устройств заключается в том, что использование ненасыщенного режима работы транзисторов приводит к, снижению пом хоусто чйвЬстИ триггера, уменьяению перепад выходных н-апряжений, повышению потребляемой мощности и требует выравни вания логических уровней ija входе к выходе. Известен также 5-триггер на МДПтранзисторах, содержащий в прямом и инверсном плечах нагрузочный элемент, включенный между шиной питания и выходной шиной, логических транз истора, включенных между выходной и общей шинами, причем у первого.логического транзистора затвор подключен к соответствующей шине входных сигналов, а у второго - к выходной шине другого плеча Г 2. Однако бьютродействие известного j триггера имеет принципи альное ограничение, обусловленное поеледователь ньм переключением плеч триггера (нап ример, заряд выходной шины прямого . плеча будет происходить только после того, как разрядится выходная шина инверсного плеча), т.е. время переключения триггера из одного устойчивого состояния в другое определяется суммой времен переключения прямого и инверсного плеч триггера. ДЙя увеличения быстродействия RS-триггера уменьшают время заряда разряда выходных шин прямого иинверсного плеч, т.е. увеличивают ток разряда и ток заряда (раъ ъор ) Одна1ко увеличения JjQp ведет к увеличению мощности, потребляемой триггером, а увеличение Зроъ ведет к увеличению размеров транзисторов триггера, что в случае использования большого количества таких RSi-триг геров в МДП БИС приводит к ухудшению таких важных параметров МДП ВИС как потребляемая мощность, плвщадь кристалла, степень интеграции, процент выхода годных БИС. I. Так, например, увеличение быстродействия ОЗУ (оперативное запоминающее устройство) на таких RS-триггерго в два раза приводит к увеличению пот ребляемой мощности более чем в 2 , уменьшению процента выхода годны БИС в десятки раз (степенная зависимость) , JTo совершенно недопустимо. цель изобретения - повышение быст родействия RS-триггера без увеличения потребляемой мощности. Для достижения поставленной цели в R.5-триггере на МДП-транзисторах, содержащем в прямом и инверсном плечах нагрузочный элемент, включенный между шиной питания и выходной, шиной, и два логических транзистора, причем у первого логического транзистора, включенного между выходной и общей шинами, затвор подключен к соответствующей шине входных сигналов, а у второго логичесокго транзистора, сток которого подключен к -выходной шине, затвор подключен к выходной . шине другого плеча, исток второго логического транзистора прямого плеча подключен к шине входных сигналов инверсного плеча, а исток второго логического транзистора инверсного плеча - к шине входных сигналов прямого плеча. На чертеже представлена электрическая принципиальная схема RS-триггера. В схеме RS-триггера в прямом и инверсном плечах меяшу шиной 1 питания и соответствующими выходными шинами 2 и 3 в,ключены нагрузочные элементы 4 и 5, а к выходным шинам 2 и 3 подключены соответственно стоки логических тран истаров 6,7 и 8, 9. Истоки логических транзисторов 6 и 8 подключены к оейдей шине 10. Исток транзистора 9 и затвор транзистора 6 подключены к шине 11 входЧ ных сигналов прямого плеча, а исток транзистора 7 и затвор 8 - к шинб 12 входных сигналов инверсного плеча. Затвор тpaнщиcтoipa 7 подключен к выходной шине 3 инверсного плеча, а затвор транзистора 9 - к выходной шине 2 прямого плеча. Устройство работает следугацим образом. Пусть на шинах 11 и 12 входных сигналов действуют низкие уровни напряжения .(логические нули) . Предпо-. ложим, что триггер находится, в нуг левсм устойчивом состоянии, что соотяетствует низкому уровню напряжения ч (логический ноль) на выходной шине 2 прямого плеча и.высокому уровню напряжения (логическая единица) на выходной шине i инвёрсного плеча. При этом логический транзистор 7 открыт, а логические транзисторы б, 8 и 9 закрыты. Если на шину 12 входных сигналов поступает высокий уровень напряжения, то транзистор 8 откроется, а транзистор 7 закроется. Заряд с выходной ишны 3 инверсного плеча через сопротивление открытого транзистора 8 стекает на общую шину 10, выходная шина 3 разряжается до низкого уровня напряжения, и транзистор 7 закрывается. Одн6в ременно с этим выходная ши.на 2 прямого плеча Заряжается от 1шины 1 питания через нагрузочный

31034154 .

элемент 4 до-, высокого уровня напряже- При использовании изобретения

ния,, транзистор 9 открывается, ибыстродействие RS-триггера врзрастатр1ГГ17ер переходит в режим хранения , ет в два раза без увеличбйия. потребинформации. После этого высокий уро-ляемой мощности и плоийди, занимаевень напряжения с шины 12 входныхмой триггером, так как при этом не

сигналов не влияет на состояние 5требуется увеличения тока заряда

триггера.и тока разряда, при этом не енижаетАналогичным образом устройство ра-ся помехозащищенность триггера и

ботает, если высокий уровень напряже-.перепад выходных напряжений. В слуния поступает на шину 11 входныхчае использования таких й.5-триггеров

сигналов. При этом выходная шина 2 ,10в ОЗУ цикл обращения снижается в два

разряжается через сопротивление от- раза,

крытого транзистора 6 до низкого

уровня напряжения, а выходная шина Применение изобретения позволяет

3 заряжается от шины 1 питания черезуменьшить на 45-50 площадь кристалнагрузочный элемент 5 до высокого ла, занимаемую RS -триггером, при сохуровня напряжения. ранении заданного быстродействия и по

Следует,отметить, что переключе- .потребляемой мощности, что исключиние прямого и инверсного плеча про-тельно важно при разработке регистисходит одновременно. --ров и ОЗУ.

RS-ТРИГГЕР наМДП-транзисторах, содержащий в прямом и инверсном плечах нагрузочный Элемент, включенный между шиной питания и вькодной шиной, и два логических транзистора, причем у первого логического.транзистора, включенного между выходной и общей шинами, затвор подключен к Лзоответствующей шине входных сигналов, а у второгвЯогйЧеского транзистора, сток которого подключен к выходной шине,; за:твор подключен к выходной шине другого плеча, отличающ и и с я тем, что, с целью увеличения его быстродействия без увеличения потребляемой мощности, исток второго логического транзистора прямого плеча подключен к шине входных сигналов инверсного плеча, а исток второго логического транзистора инверсного плеча - к шине входных сиг- § налов прямого плеча. (П со 4 сл Oiii