Запоминающее устройство Советский патент 1985 года по МПК G11C8/00 

Изобретение относится к вычислительной технике и может найти применение при построении микросхем памяти большой информационной емкости.

Целью изобретения является повышение быстродействия устройства.

На чертеже представлена принципиальная схема предложенного запоминаюш,его устройства.

Запоминающее устройство содержит элементы 1 памяти, один вывод каждого из которых соединен со словарной 2 шиной, а другой - с опорной 3, генератор 4 тока хранения и блок 5 разряда, первые выводы которых соединены с опорной шиной 3, а вторые - с шиной нулевого потенциала. Формирователь строки содержит п-р-п-транзистор 6, коллектор которого соединен с шиной питания, эмиттер - со словарной шиной 2, а база является адресным входом устройства, и резистор 7, один вывод которого соединен с базой, а другой - с коллектором п-р-п-транзистора 6. Устройство содержит блок шунтирования, который состоит из двух п-р-п-транзисторов 8 и 9, причем коллектор первого п-р-п-транзистора 8 подключен к шине питания, а эмиттер - к опорной шине 3 и эмиттерам второго п-р-п-транзистора 9, база транзистора 8 и коллектор и база транзистора 9 блока шунтирования подключены к дополнительному эмиттеру п-р-п-транзистора б формирователя строки.

Запоминающее устройство работает следуюш,им образом.

Уровень напряжения на адресном входе схемы определяется наличием или отсутствием тока в резисторе 7. Если на адресный вход схемы в режиме невыбранной строки подан низкий уровень напряжения, то блок 5 разряда выключен. При этом генератор 4 тока хранения рассчитан таким образом, что через него протекает суммарный ток хранения всех элементов памяти 1 и нормированный ток по цепи: шина

0 питания, коллектор-эмиттер второго п-р-птранзистора 8, опорная шина 3, генератор 4 тока хранения, шина нулевого потенциала. Нормирование этой составляющей тока осуществляется первым дополнительным транзистором 9 и в зависимости от числа

5 эмиттеров транзистора 9 статический коэффициент передачи этой цепи равен 1 (один эмиттер), -4- (два эмиттера), ..., J- (п-эмиттеров).

Таким образом, проигрыш в мощности потребления может быть программируемым. В режиме выбранной строки на адресный вход схемы подан высокий уровень напряжения. Генератор 4 тока хранения и блок 5 разряда включены. Если дополнительный коэффициент передачи тока схемы,

5 образованной первым п-р-п-транзистором 8 и вторым .транзистором 9, значительно выше статического (при одинаковой конструкции этих транзисторов он равен -у), то начальный ток опорной шины 3 значителен, что позволяет разгрузить элементы 1 памяти

0 от протекания большого тока до начала операции записи и тем самым повысить быстродействие устройства.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее элементы памяти, один вывод каждого из которых соединен со словарной шиной, а другой - с опорной, генератор тока хранения и блок разряда, первые выводы которых соединены с онорной шиной, а вторые - с шиной нулевого потенциала, формирователь строки, содержащий п-р-п-транзистор, коллектор которого соединен с шиной питания, эмиттер - со словарной шиной, а база является адресным входом устройства, и резистор, один вывод которого соединен с базой, а другой - с коллектором п-р-п-транзистора, отличающееся тем, что, с целью повышения быстродействия устройства, в него введен блок шпунтирования, состоящий из двух п-р-п-транзисторов, причем коллектор первого п-р-п-транзистора подключен к шине питания, а эмиттер - к опорной шине и эмиттерам второго п-р-п-транзистора, база первого и коллектор и база второго п-р-п-транзисторов блока шунтирования подключены к дополнительному эмиттеру п-р-п-транзистора формирователя строки.