Устройство для контроля логических блоков Советский патент 1986 года по МПК G06F11/26 

f

Изобретение относится к вычислиельной технике и может быть использовано для контроля блоков и узлов ифровой техники.

Цель изобретения - повьшение достоверности контроля.

На чертеже изображена структурная схема устройства для контроля логических блоков.

Устройство содержит генератор тестов 1, группу переключателей 2, мультиплексор 3, блок анализа реакции контролируемого логического блока 4, счетчик 5, блок анализа тестов 6, мультиплексор 7, элементы И 8 и 9, элемент НЕ 10, контролируемый логический блок 11, регистр сдвига 12, сумматор 13, группу переключателей 14, группу согласующих резисторов 15, шину питания 16, регистр сдвига 17, сумматор 18, генератор тактовых импульсов 19.

Генератор теста содержит регистр, сдвига с cjTMMaTopoM по модулю в цепи обратной связи.

Через переключатели 2 и 14 осу ществляется подключение входов контролируемого блока к выходам генератора тестов 1 и вьщача сигналов низ- кого уровня на соответствующие им выходы высокого уровня, если соответствующие выводы контролируемого блока 11 являются вьгходами.

Блоки анализа 4 и 6 выполнены на регистрах сдвига с сумматором по модулю два в цепи обратной связи.

Мультиплексоры 3 и 7 осуществляют подключение соответствующих входов к выходу в зависимости от кода на управляющих входах и могут быть выполнены на мультиплексорах, напри - ме р 155КП1,- 55КП7.

Устройство работает следующим образом.

В исходном состоянии регистр i 7 в блоке 6 (4), счетчик 5 сброшены, в регистр 12 занесена исходная ком-. бииация, генератор I9 остановлен (цепи установа в исходное состояние на чертеже не показаны), переключатели 2 обеспечивают подключение выходов генератора тестов к входам контролируемого блока 11. При пуске устройства генератор 19 начинает выдавать импульсы, Изменякицие состояние счетчика 5, а мультиплексор 3 преобразует сигналы на выводах контг ролируемого блока 11 в последователь315042

ный код,, поступающий на синхровходы регистров блоков 4 и 6 анализа тестов и реакции контролируемого блока. При этом, есши .осуществляется выдача сиг5 нала с входа блока II то на выходе мультиплексора 7 присутствует низкий уровень сигнала, а если мульти- ;сшексором 3 выбирается сигнал с выхода контролируемого блока 11, то

50 на вьгходе мультиплексора 7 присутствует высокий уровень сигнала.

Таким образом, при опросе мультиплексором 3 выходов контролируемого блока импульсы с выхода генератора

15 19 через элемент 4 и 8 поступают на синхровходы регистров в блок 4, при опросе входов - через элемент И 9 на сиихровход регистра в блоке 6. После того, как все контакты контро20 лируемого блока П будут опрошены, по сигналу счетчика 5 генератор теста 1 формирует новую тестовую комбинацию, поступающую на входы блока 11 и процесс опроса выводов блока 11

25 повторяется„

В результате в блок 4 анализа реакции контролируемого блрка вводится последовательность, соответствующая

30 значениям сигналов на выходных контактах блока 1, а в блок анализа тестов 6 вводится последовательнос ь, соответствующая значениям тестовых . сигналов на входах контролируемых

35 контактах блока 1I. После подачи необходимого числа тестовых комбинаций сигналом с выхода счетчика 5 производится останов генератора 19.

Сдвигающий регистр 17 с линейными обрат:ш 1ми связями через сумматор 18 осуществляет деление многочлена, опи- сываю;деги входную двоичную последовательность, на характеристический г-шогО щхен сдвигающего регистра с обратными связями, и по окончанию блок анаггиза тестов содержит код осг татка от деления, характеризующий последовательность сигналов на вхо5 дах блока 11 ,, а блок анализа реакции контролируемого блока 4 содержит код, характеризующий последовательность сигналов на выходах блока 11. Эталонные коды определяются для

55 каждого типа исправных объектов экс- перимент,зльно или расчетом на ЭВМ и используются оператором для сравнения с реальными.

45

3

Формула изобретения

Устройство для контроля логических блоков, содержащее генератор тестов , генератор тактовых сов, счетчик, первый мультиплексор, блок анализа реакции контролируемого логического блока, причем блок анализа реакции контролируемою ло- гического блока содержит регистр и сумматор, вход пуска устройства соединен с входом пуска генератора тактовых импу;льсов, выход которого соединен с счетным входом счетчика, выходы которого соединены с управ- ляющими входами первого мультиплексора, выход переполнения счетчика соединен с входом запуска генератора тестов, информационный выход первого мультиплексора соединен с первым входом сумматора блока анализа контролируемого логического блока, выход которого соединен с информационным входом регистра блока анали- за реакции контролируемого логичес- кого блока, выходы которого соединены с группой входов сумматора, блока анализа реакции контролируемого логического блока, отличаю- щ е е с я тем, что, с целью повьше- ния достоверности контроля, оно содержит второй мультиплексор, блок анализа тестов, две группы переключателей, группу согласующих регист-,- ров, два элемента И, элемент НЕ, а блок анализа тестов содержит регистр и сумматор, причем выходы генератора тестов соединены через соответ

,Q jo 25

0

5044

ствующие переключатели первой группы с соответствующими выходами (входами) контролируемого логического блока и информационными входами первого мультиплексора, информационные входы второго мультиплексора соединены через соответствующие переклю- чатепи второй группы с шиной нулевого потенциала и через соответствующие согласукмцие регистры группы с шиной единичного потенциала; управляющие входы второго мультиплексора соединены с выходами счетчика, информационный выход второго мультиплексора соединен с первым входом первое го элемента И и через элемент НЕ с первым входом второго элемента И, вторые входы первого и второго элементов И соединены с выходом генератора тактовых импульсов, выходы первого и второго элементов И соединены с входами синхронизации регистров блоков анализа реакции контролируемого логического блока и тестов соотг ветственно, первый вход сумматора блока анализа тестов соединен с информационным выходом первого мультиплексора, выход сумматора блока анализа тестов соединен с информационным входом регистра блока анализа тестов, выходы которого соединены

с группой входов сумматора блока анализа тестов, выходы регистров бло- ков анализа реакции контролируемого логического блока и тестов образуют первую и вторую группы информационных выходов устройства соответственно.

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков и узлов цифровой техники. Цель изобрет тения - повышение достоверности контроля. Устройство ,:одержит генератор тестов, группу переключателей, мультиплексор, блок анализа реакции контролируемого логического блока, счетчик, блок анализа тестов, мультиплексор, элементы И, элемент НЕ, конт-- ролируемый логический блок, регистр сдвига, сумматор, группу переключателей, группу согласующих резисторов, шину питания, регистр сдвига, сумматор, генератор тактовых импульсов. При опросе мультиплексором выходов контролируемого блока импульсы с выхода генератора поступают на синх- ровходы регистров, при опросе входов - через элемент И на синхровход регистра. После того, как все- контакты контролируемого блока будут опрошены, по сигналу счетчика генератор теста формирует новую тестовую комбинацию, поступающую на входы логического блока и процесс опроса выводов блока последнего повторяется. 1 ил. I (Л с