Устройство для контроля блоков Советский патент 1986 года по МПК G11C29/00 

1-12

Изобретение относится к вычислительной технике, и может быть использовано для наладки и контроля опера - тивных и периферийных запоминающих устройств.

Цель изобретения - повьшение быстродействия устройства.

На фиг.1 представлена функциональная схема предлагаемого устройстваj на фиг. 2 - функциональная схема блока управления. .

Предлагаемое устройство (фиг,1) содержит арифметический блок 1, блок 2 управления, накопители 3-5 с первого по третий, первый 6 и второй 7 компараторы, дешифратор 8, формирователь 9 сигналов,, мультиплексоры 10- 16 с первого по седьмой, регистры 17- 30 с первого по четырнадцатый, счетчик 3, блок 32 контроля по четности, первый 33 и второй 34 переключатели и индикаторы 35-37 с первого по третий. Кроме того, на фиг.1 обозначены информационные 38 и управляю- ш.ий 39 входы, управляющие 40, адре с- ные 41 и информационные 42 выходы , устройства.

Блок 2 управления (фиг.2) содержит триггеры 43-50, одновибраторы 51-54 (.Например, типа К155АГЗ), кварцевый генератор 55, регистр 56 (например, типа К155ТМ8), элементы И-ИЛИ 57 и 58, элемент И 59, элемент ИЛИ 60, элементы ИЛИ-НЕ 61 и 62, элемент НЕ 63, элементы И-НЕ 64-69 и элементы ИЛИ 70 и 71.

Накопитель 4 постоянного типа (выполнен, например, на микросхемах

ризнакиПоле адресаПосле микроопера- Поле

занесения ви операцииций (управляет константы

регистрынакопителя 3дешифратором 8

17, 19 и 20и регистром 24)

Запрос и операция Поле условияАдрес

цля внешнегоперехода (управляет -следующей

устройствамультиплексором 16) микрокоманды

Контрольный Поле управленияКод -операции н

разрядмультиплексоровадрес обращения к

0-15 иарифметическому

формирователя 9блоку 1

79512

КР556РТ5) содержит микропрограмму ,для контроля проверяемого блока памяти .

Накопитель 5 аналогичного типа J содержит дополнительно библиотеку констант; которые могут использоватся в тестах.

Арифметический блок 1 содержит jQ микропроцессорные секции, например, типа К1804ВС1.

Предлагаемое устройство работает след ующим образом.

Устройство работает в двух режимах: контроля блоков памяти и в режиме самоконтроля.

Работа устройства в р.ежиме контроля блоков памяти,

С помощью соответствующих переключателей 34 в регистры 26-30 предварительно заносятся исходные параметры: в регистр 26 - список неисправных разрядов (если они есть) в проверяемом изделии, в регистр 27 - конечный адрес, в регистр 28 - начальный адрес, в регистр 29 - список тестов, в регистр 30 - начальный код данных, при этом на переключателях 33 набирается нужный код. Переклю-, чателями 34 подаются сигналы Пуск- и Сброс, которые запускают работу блока 2, после чего начинается чтение микрокоманды из накопителя 4 и занесение кода микрокоманды в регистр 23. Затем вьтолняются операции, заданные в микрокоманде. Ниже приведен формат микрокоманды.

3 1

Блок 32 Проверяет четность считанного кода микрокоманды, дешифратор 8 анализирует наличие микрооперации Номер теста и заносит единицу в соответствующий триггер регистра 24, Регистр 22 сохраняет адрес текущей микрокоманды.

Блок 1 анализирует исходные параметры, которые принимаются с регист,- ров 26-30 через мультиплексор 12, затем формируется текущий адрес обращения к проверяемому изделию,Результаты операций блока 1 и прочие данные хранятся в памяти блока ,

Текущий адрес с блока 1 передается в регистр 19, на мультиплексор 14 и через мультиплексор 15 в регистр 20. Компаратор 7 сравнивает текущий адрес с конечным. Мультиплексор 16 в зависимости от кода микрокоманды анализирует результаты операций блока 1 или состояние выходов регистра 19, или результат сравнения адреса с компаратора 7. Мультиплексор

13 в зависимости от кода микрокоманды jj зоваться несколько микрокоманд при подготавливает адрес следующей микро- каждом обращении, но это не вызывает команды одним из трех способов: прием адреса с регистра 23 или с регистра 19 (безусловный переход) или прием младшего разряда адреса с мультиплексора 16 (условный переход).

30

потерь времени, так как для большин ства проверяемых изделий цикл обращения значительно больше цикла вьтол- нения одной микрокоманды. Регистры 18 и 21 обеспечивают хранение данных и адреса во время текущего обращения к проверяемому изделию, в регистрах 17 и 20 в это время уже подготавливаются данные и адрес для следующего обращения. Если к этому времени текущее обращение еще не завершено и в очередной микрокоманде считьшает ся признак нового обращения, то возникает конфликтная ситуация,. при коТекущие данные формируются в блоке 1 и через регистр 19 поступают на мультиплексор 10 или могут считываться с накопителя А или 5, затем они записываются в накопитель 3 или транслируются через него. Формирователь 9 инвертирует или.Передает данные (в зависимости от кода микрокоманды) на мультиплексор 14, Кроме то35.

потерь времени, так как для большин ства проверяемых изделий цикл обраще ния значительно больше цикла вьтол- нения одной микрокоманды. Регистры 1 и 21 обеспечивают хранение данных и адреса во время текущего обращения к проверяемому изделию, в регистрах 17 и 20 в это время уже подготавливаются данные и адрес для следующего обращения. Если к этому времени текущее обращение еще не завершено и в очередной микрокоманде считьшается признак нового обращения, то возникает конфликтная ситуация,. при кого,-на мультиплексор 14 данные могут торой блок 2 переводит устройство в

поступать с блока 1 , Затем данные заносятся в регистр 17, Занесение в регистры 17, 19 и 20 зависит от кода микрокоманды. При наличии признака

режим Ожидание, для чего приоста- навливает дальнейшее вьтолнение микропрограммы. После окончания текущего обращения снимается режим ожимикрокоманды данные и адрес с регистров 17 и 20 заносятся соответственно в выходныерегистры 18и 21 и выдаютсяна выходы 42и 41.Затем блок 2выдает сигна50

запроса к внешнему устройству в коде дания и продолжается выполнение микропрограммы. В конце теста дешифратор 8 вырабатьтает микрооперацию Конец теста, и взводит соответствую- триггер регистра 24, после чего блок 2 вьшолняет останов.

Блоки ,35, 36 и 37 вьшолняют ИIiдикa- цию адреса на выходе 41, входных 38 и выходных (с регистрам8) данных; адреса (с регистра 22) и кода микро- команды (с регистра 23); списка выполненных тестов (с регистра 24).

В режиме самоконтроля устройство имеет следующие варианты работы:

лы 3апрос и 0перация на выходы 40.

Высокий уровень на выходе триггера 45 является признаком записи, а низкий - признаком чтения.

При операции записи проверяемое .изделие, получив сигналы с выходов 42, 41 и 40 выдает сигнал Ответ на вход 39, после чего блок 2 снимает сигнал Запрос с выхода триггера 49,

0

5

При операции чтения проверяемое изделие выдает считанные данные на вход 38 и сигнал Ответ на вход 39, после чего данные принимаются в регистр .25 и сравниваются на компараторе 6 с заданным кодом,который подготовлен в регистре 18. При этом предусмотрена возможность блокировки сравнения заведомо неисправных разрядов, которые задаются в регистре 26.

Результат сравнения передается в блок 2 , который выполняет останов при обнаружении ошибки.

В предлагаемом устройстве приняты .следующие меры для повышения быстродействия.

В несложных тестах устройство позволяет параллельно формировать и выдавать адрес и данные за одну микрокоманду в каждом обращении к проверяемому изделию.

В более сложнйх тестах для формирования адреса и данных может использоваться несколько микрокоманд при каждом обращении, но это не вызывает

потерь времени, так как для большин ства проверяемых изделий цикл обращения значительно больше цикла вьтол- нения одной микрокоманды. Регистры 18 и 21 обеспечивают хранение данных и адреса во время текущего обращения к проверяемому изделию, в регистрах 17 и 20 в это время уже подготавливаются данные и адрес для следующего обращения. Если к этому времени текущее обращение еще не завершено и в очередной микрокоманде считьшает ся признак нового обращения, то возникает конфликтная ситуация,. при которой блок 2 переводит устройство в

режим Ожидание, для чего приоста- навливает дальнейшее вьтолнение микропрограммы. После окончания текущего обращения снимается режим ожи50

тесты устройства, тест микрокоманд, цикл микрокоманды.

Для запуска тестов устройства необходимо с помощью переключателей занести список этих тестов в регистр 27, затем подать сигналы Сброс и Пуск переключателем 34, после чего микропрограмма анализирует состояние регистра 27. и формирует адрес на- чальной микрокоманды тестов устройства. Таким образом начинают выпол няться тесты устройстваj в которых могут быть проверены любые его блоки

В конце тестов вырабатьшается микрооперация Конец теста и выполняется останов.

Для запуска теста микрокоманд необходимо включить переключатели 34 Тест и Пуск, после чего мульти- плексор 13 принимает адрес микроко- маидь со счетчика 3, который выполняет перебор адресов микрокоманд,

По каждому адресу накопитель 4 выдает код микрокоманды, который посту пает в регистр 23 и контролируется по четности в блоке 32,

Результат контроля вьщается в блок 2, В случае ошибки выполняется останов и на индикатор 37 вьщаются адрес и код дефектной микрокоманды с регистров 22 и 23,

Для запуска цикла микрокоманды необходимо включить перек.точатели 34 Цикл и Пуск, после чего счетчик 31 транслирует адрес микрокоманды с переключателей 33 через мультиплексор 13 в накопитель 4, Счетчик 31 переводится в режим трансляции подачей на управляющий вход сигнала переключателя Цикл (низкий уровень),

Таким образом. выполняется многократное чтение одной микрокоманды по адресу, заданному с переключателей

33, Регистры 22 и 23 обеспечивают со- ответственно прием адреса и кода микрокоманды и индикацию их на индикаторе 37, Режимы самоконтроля облегчают проверку и ремонт устройства.

Фо. рмула изобретения

Устройство для контроля блоков памяти, содержащее блок управления, арифметический блок, первый и второй компараторы, регистры с первого по шестой, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены накопите5

o

5

Q

5

5

0

ли с первого по третий, мультиплексоры с первого по седьмой, регистры с седьмого по четырнадцатый, счетчик, дешифратор, формирователь сигналов, блок контроля по четности, переключатели и индикаторы с первого по третий, причем, выходы седьмого регистра соединены с первыми входами мультиплексоров, третьего индикатора, блока управления и формирователя сигна-. лов,одними из входов первого накопителя, восьмого регистра, арифметического блока, входами блока контроля по четности и дешифратора, вторыми входами первого мультиплексора, управляющие входы счетчика, девятого регистра и регистра с первого по седьмой, дешифратора, первого накопителя, арифметического блока и вторые входы четвертого мультиплексора подключены к соответствующим выходам блока управления, выходы третьего регистра соединены соответственно с одними из входов второго компаратора, с вторыми входами второго, шестого и седьмого мультиплексоров 5 третьими входами первого и четвертого мультиплексоров и входами третьего накопителя, выход которого подключен к четвертому входу первого мультиплексора, выход которого соеди- ,нен с третьим входом второго мультиплексора и другим входом первого накопителя, выход которого соединен с вторым входом формирователя сигналов, выход которого подключен к второму входу пятого мультиплексора, выходы первого переключателя соединены соответственно с первыми входами регистров с десятого по четырнадцатый и счетчика, выход которого подключен к четвертому входу четвертого мультиплексора, выходы которого соединены с входами второго накопителя, и шестого регистра, выходы которых подключены соответственно к входам седьмого регистра и к второму входу третьего индикатора, третий вход которого и второй вход блока згправле- ния соединены с выходом восьмого регистра, другие входы которого подключены к выходам дешифратора, выходы второго переключателя соединены с вторыми входами счетчика, регистров с десятого по четырнадцатый и третьим входом блока управления, четвертый и пятый входы которого подключены соответственно к выходу блока конт

7 .

роля по четности и к выходам первого компаратора, одни ИЗ входов которого соединены соответственно с выходами десятого регистра, с выходами второг регистра и одним из входов второго индикатора, выходы девятого регистра соединены с вторыми входами третьего мультиплексора, пятый вход четвертого мультиплексора подключен к выходу седьмого мультиплексора, третий вход которого соединен с выходом второго компаратора, другие входы которого подключены к выходам одиннадцатого регистра и третьему входу третьего мультиплексора,входы с четвертого по шестой которого соединены соответственно с выходами регистров с двенадцатого по четырнадцатый, выходы второго и третьего мультиплексоров подключены к другим входам арифметического блока, выходы которого соединены соответственно с четвер

тым входом седьмого мультиплексора и с входами третьего регистра и третьими входами пятого и шестого мультиплексоров, выходы которых подключены соответственно к входам первого и четвертого, регистров, выходы которых соединены соответственно t входами второго регистра, четвертым и пятым входами второго мультиплексора и входами пятого регистра, выходы которого подключены к входам первого индикатора, входы девятого регистра, другие входы первого компаратора и второго индикатора являются информационными входами устройства, информационными выходами которого являются выходы второго регистра, адресными выходами устройства являются выходы четвертого регистра,.а управляющими входом и выходом.- четвертый вход и выход блока управления.

сгз

« w. 21

Редактор М. Петрова

Составитель Т, Зайцева

Техред О.ГортиайКорректор И. Демчик

4132/53

Тираж 543 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Рауиюкая наб., д.4/5

Производственно-полиграфическое предприятие, :. Ужг(

5РОД, ул. Проектн-ая, 4