Устройство для дистанционного программного управления электроприводными механизмами Советский патент 1986 года по МПК G05B19/08 

12

Изобретение относится к системам автоматики и может быть использовано в автоматизированных системах управления машинами, механизмами, поточными линиями и т. д.

Целью изобретения является повышение быстродействия и упрощение конструкции.

На чертеже представлена функциональная схема устройства для дистан- ционпого программного управления электроприводными механизмами.

Устройство состоит из входного блока 1, содержащего дешифратор 2, элементы И 3 и общий выход 4, блока 5 коммутации, содержащего дешифратор 6, элементы И 7-9, триггер 10 памяти, элемент ИЛИ 11, дешифратор 12, элементы И 13-15, элемент HJIIi 16, триггер 17 памяти, дешифратор 18, элемен- ты И 19-21 и элемент ИЛИ 22, вычислительного блока 23, содержащего элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 24, элемент ИЛИ 25, элемент И 26, дешифратор 27 и элементы 28 считывания, выходного блока 29, блока 30 оперативной памяти, содержащего дешифратор 31, элементы 32 памяти и элементы 33 считывания, и блока 34 задания программы, содержащего вертикальные шины 35, ин- верторы 36, диоды 37, клемму 38 питания, горизонтальные шины 39, резисторы 40, дешифратор 41.и счетчик 42 импульсов. Устройство содержит также генератор 43 импульсов.

Иа чертеже обозначены командные шины С1, ..., С17, по которым поступают соответствующие команды из программного блока, двоичные переменные, «1 и 04, которые были вычислены ранее и записаны в элементы 32 памяти блока 30 оперативной памяти; сигналы а 2, йЗ, ci5 на входах входного блока 1, поступающие от дискретных датчиков (не показаны)

К клемме 38 подключается источник напряжения питания устройства.

Двоичные переменные а 1 и а 4, записанные в блоке 30 оперативной памяти, распределены следующим образом: переменная a1 записана в верхнем элементе 32 памяти, а переменная а4 - в нижнем элементе 32 памяти блока 30 оперативной памяти.

Выходной блок состоит из стандарт ных ячеек памяти и соответствующих усилителей (не показаны), передающих логические сигналы из ячеек памяти на электроприводные механизмы (не пока

s 0 5 о

5

0

5

0

5

142 .

заны) по команде из программного блока 34.

В устройстве запись информации, поступившей на верх-ние входы элементов 32 памяти, осуществляется по заднему фронту импульсов (команд) С15 и С16. Реализация такого режима работы элементов памяти возмолсна при использовании стандартных триггеров.

Дешифраторы 27 и 31, управляюш:ие элементами 28 и 33 считывания соответственно, имеют по два выхода, один из которых в зависимости от значения команды с шины С13 для дешифратора 27 и С17 для дешифратора 31 активизируется .

Верхние выходы дешифраторов 27 и31 активизируются, т. е. принимают значения, соответствующие сигналу логической 1,а нижние выходы активизируются при наличии на входах С13 и С17 сигналов, соответствующих логическому О.

Условимся, что на всех остальных дешифраторах, кроме 41, верхние выходы активизируются при наличии на вхо- дах сочетания сигналов 10, средние выходы - при сочетании сигналов О на входах, а нижние выходы - при сочетании сигналов 11 на входах.

Генератор 43 импульсов подает импульсы на счетчик 42 импульсов. Сигналы с выходов счетчика 42 поступают на входы дешифратора 41, при этом на выходах последнего поочередно сверху вниз активизируются горизонтальные пшны 39.

Блок 30 оперативной памяти работает .следующим образом.

Информация, поступающая на верхние входы элементов 32 памяти, записывается в них только тогда, когда на нижних входах присутствует команда, разрешающая запись с шины С15 для верхнего элемента 32 памяти и- с шины С16 для нижнего элемента 32 памяти, т. е. информация записывается в верх-. НИИ элемент 32 памяти только тогда, когда команда с шины С15 принимает значение, соответствующее сигналу логической а в нижний элемент 32 памяти только тогда, когда команда с шины С16 принимает значение, соответствующее сигналу логической 1.

Считывание информации.из элементов 32 памяти осуществляется с помощью дешифратора 31 и элементов 33 считывания. В качестве элементов 33 считы312

вания можно использовать двухвходовые логические элементы И. Для управления двумя элементами 33 считывания достаточно, одной команды с шины С17, поступающей на-вход дешифратора 31 .

Если команда с шины С17 принимает значение, соответствующее сигналу логической 1,. то активизируется верхний выход дешифратора 31 и на нижний вход верхнего элемента 33 считывания поступает сигнал логической 1, разрешающий считывание информации из верхнего элемента 32 памяти. При этом с нижнего выхода дешифратора 31 на

нижний элемент 33 считывания nocTyna- S 27, должна принять значение, соответ- ет сигнал логического О, запрещаю- ствующее логической 1. При этом активизируется верхний выход дешифратора 27 и результат вычисления из элемента 25 через верхний элемент 28

щйй. считывание из нижнего элемента 32 памяти.

Если команда с шины С17 имеет значение, соответствующее сигналу логи- 20 считывания поступает на вьосод вычис- ческого О, то активизируется нижний лительного блока 23. выход дешифратора 31 и сигнал логиче- Для получения на выходе вычислительного блока 23 логического произведения переменных сигналов необходимо произвести считывание результата вычисления из элемента 26, что достигается подачей на вход дешифрато- ра 27 команды с шины С13, имеющей значение, соответствующее сигналу лоской 1, поступив на верхний вход нижнего элемента 33 считывания, разрешит считывание информации из н}гане-25 го элемента 32 памяти. При этом с верхнего выхода дешифратора 31 на нижний вход верхнего элемента 33 считывания поступит сигнал логического запреща:Ю1ЦИЙ считывание информации из 30 верхнего элемента 32 памяти.

Если при вьтолнении операций на каком-либо такте не пользуются теми переменными, которые записаны в блоке

О,

гического О .

На одном такте блок 23 может вычислить одну из следующим логических

функций: А + А,; А

1

+ А

А 2, А, А, +

2

АО

Aj,

А.

А,+

2 1 - -2 (

30 оперативной памяти, то элементы И35 + Ag, где А и Aj - входы блока 23,

7, 15 и 21 будут заперты сигналами, поступающими с нижних выходов дешифраторов 6, 12 и 18 соответственно.

э Таким образом, информация хотя и

считывается из нижнего элемента 32 памяти блока 30 оперативной памяти, однако на работу блока 5 коммутации в данном случае не влияет.

Вычислительный блок 23 работает следующим образом.

На первый (верхний) и второй (нижний) входы вычислительного блока 23 поступает информация с соответствующих выходов блока 5 коммутации,.На

А - есть инверсия А.

Принцип действия устройства рассмотрим на примере работы электропривода механизма в зависимости от результата вычисления функции az-oi -q, a + Qj-qj .

На первом такте активизируется первая (верхняя) .шина 39 блока ЗА задания программы и логические нули через соответствующие диоды 37 поступадот на элементы НЕ 36, где инвертируются, и на командных шинах С1, С5, С9, СЮ появляются единичные команды, соответственно обеспечивающие подачу вховходах вычислительного блока 23 стоят О дного сигнала а 2 через элемент И 3,

элементы ИСКТЮЧАЮЩЕЕ ИЛИ 24, которые в зависимости от реализуемой программы пропускают перменные информационные сигналы без изменения или инвертируя их в зависимости от команд с шин С11 и С12. С выходов элементов 24 переменные сигналы поступают на входы элементов ШШ 25 и И 26.

общий выход 4, элементы И 8 и ИЛИ 11 на первый вход вычислительного блока 23, переменной С(4 из блока 30 через нижний элемент 33 считывания - на вход блока 5 коммутации и через элементы И 21 л ИЛИ 22 на второй вход вычислительного блока 23, где по команде с С12 элемент ИСКЛЮЧАЮЩЕЕ

На выходе элемента ИЛИ 25 появля- |ется сигнал, соответствующий логической сумме переменных, поступивших на его входы, а на выходе элемента И 26- сигнал, соответствующий логическому

произведению переменных, поступивших на его входы.

Для получения на выходе вычислительного блока 23 логической суммы переменных сигналов, поступивших н а его входы, необходимо произвести считывание результата вычисления из элемента 25. Для этого команда с шины С13, поступающая на вход дешифратора

мента 25 через верхний элемент 28

считывания поступает на вьосод вычи лительного блока 23. Для получения на выходе вычисли тельного блока 23 логического прои ведения переменных сигналов необхо мо произвести считывание результат вычисления из элемента 26, что до стигается подачей на вход дешифрат ра 27 команды с шины С13, имеющей значение, соответствующее сигналу

наи- 2 ний че-

зне-2нижыиз 3

О,

гического О .

На одном такте блок 23 может вычислить одну из следующим логических

й: А А

1

+ А

А 2, А, А, +

2

АО

Aj,

А.

А,+

1 - -2 (

А - есть инверсия А.

Принцип действия устройства рассмотрим на примере работы электропривода механизма в зависимости от результата вычисления функции az-oi -q, a + Qj-qj .

На первом такте активизируется первая (верхняя) .шина 39 блока ЗА задания программы и логические нули через соответствующие диоды 37 поступадот на элементы НЕ 36, где инвертируются, и на командных шинах С1, С5, С9, СЮ появляются единичные команды, соответственно обеспечивающие подачу входного сигнала а 2 через элемент И 3,

общий выход 4, элементы И 8 и ИЛИ 11 на первый вход вычислительного блока 23, переменной С(4 из блока 30 через нижний элемент 33 считывания - на вход блока 5 коммутации и через элементы И 21 л ИЛИ 22 на второй вход вычислительного блока 23, где по команде с С12 элемент ИСКЛЮЧАЮЩЕЕ

51257614

ИЛИ 24 инвертирует переменную а 4. По- манде лученный на выходе вычислительного блока 23 результат вычисления функции а. Зд за счет команды с шины СЗ записывается в первый триггер 10 памяти блока коммутации 5.

.На втором такте активизируется вторая шина 39 блока 34 задания про-- :граммы и ПО9 действием команд с шин С4, С17, С9, СЮ двоичная переменная с|1 .из блока 30 через верхний элемент 33 и элементы И 21 и ИЛИ 22 блока 5 коммутации, а также результат вычисления функции Уу q через элементы И 9 и ИЛИ 11 поступают на входы вы- ,числительного блока 23, на выходе которого появляется результат вычисления функции , который под действием. кома.нды с шины С16 записывается в блок 30 оперативной памяти.

На третьем такте активизируется третья шина 39 блока 34 задания программы и под действием кома1щ с шин С4, С5 результат вычисления функции Qj- 04 а, из блока 30 оперативной па- 25 мяти через нижний элемент 33 считы.ва- ния и элементы И 7 и ИЛИ 11 блока .5 :коммутации поступает на первый вход ,вычислительного блока 23, а под дей- ;ствием команд с шин С2, С6, Сб, С10 входной сигнал дЗ через элемент 3 совпадения, общий вьпсод 4, элементы И 14 и ИЛИ 16 поступает на вход вто рого триггера 17 памяти и одновременс шины СЗ записывается в первый триггер 10 памяти.

На пятом такте активизируется пятая шина 39 блока 34 задания програм- 5 мы и на командных шинах С9, С10, С4, С17 появляются команды, обеспечивающие подачу результата вычисления функции Оц oil О э блока 30 оперативной памяти через верхний элемент

to 33, элементы И 21 и {-ШИ 22 на второй вход вычислительного блока 23, а результата вычисления функции 0( Qj , через элементы И 9 и ИЛИ 11 - на пер- вый вход вычислительного блока 23,

5 -на выходе которого под действием команды с шины С13 появляется результат вычисления функции (,-а , +(Л, а ,который под действием команды с шины С14 поступает в выходной блок 29 и да20 лее через усилитель (не показан) - на электроприводной механизм (не показан) .

Как видно из приведенного примера, введение блока 5 коммутации и обратной связи между выходом вычислительного блока 23 и входом блока 5 коммутации позволяет вычислить предложенную функцию за 5 тактов (в устройстве-прототипе на вычисление этой же функции потребовалось бы 10 тактов, так как в этом случае еще 5 тактов необходимы для записи одной переменной в триггер записи вычислительного

30

но через элементы И 20 и ИЛИ 22 сиг- „ бпока, т. е. каждый раз перед вычис- нал 3 поступает на второй вход бло- лением функции требовался бы отделька 23, где по команде с шины С12 элемент 24 инвертирует сигнал аЗ, и на выходе вычислительного блока 23 появляется результат вычисления функции Qj-ci 1 5 , который по команде с шины С15 записывается в элемент 32 памяти блока 30 оперативной памяти.

На четвертом такте активизируется четвертая шина 39 блока 34 задания программы и под действием команд с шин С1, С2, С5 входной сигнал а 5 через элемент И 3, общий выход 4 и элементы И 8 и ИЛИ 11 поступает на пер- вый вход вычислительного блока 23, а под действием команды с шины С9 сиг- нал аЗ, записанный на предыдущем такте в триггер 17, через элементы И 19 и ИЛИ 22 поступает на второй вход вычислительного блока 23, на выходе которого появляется результат вычис™ пения функции а Оу, KOTopMJi по ко-

25

с шины СЗ записывается в первый триггер 10 памяти.

На пятом такте активизируется пятая шина 39 блока 34 задания програм- 5 мы и на командных шинах С9, С10, С4, С17 появляются команды, обеспечивающие подачу результата вычисления функции Оц oil О э блока 30 оперативной памяти через верхний элемент

to 33, элементы И 21 и {-ШИ 22 на второй вход вычислительного блока 23, а результата вычисления функции 0( Qj , через элементы И 9 и ИЛИ 11 - на пер- вый вход вычислительного блока 23,

5 -на выходе которого под действием команды с шины С13 появляется результат вычисления функции (,-а , +(Л, а ,который под действием команды с шины С14 поступает в выходной блок 29 и да20 лее через усилитель (не показан) - на электроприводной механизм (не показан) .

Как видно из приведенного примера, введение блока 5 коммутации и обратной связи между выходом вычислительного блока 23 и входом блока 5 коммутации позволяет вычислить предложенную функцию за 5 тактов (в устройстве-прототипе на вычисление этой же функции потребовалось бы 10 тактов, так как в этом случае еще 5 тактов необходимы для записи одной переменной в триггер записи вычислительного

ныи такт на запись одной из двух переменных) .

Уменьшение числа тактов сокращает так же в блоке 34 задания программы число горизонтальных шин, количество диодов и выходов дешифратора.

Таким образом, использование изобретения повышает быстродействие и упрощает конструкцию устройства.

Формула изобретения

1. Устройство для дистанционного программного управления электроприводными механизмами,, содержащее входной блок, вычислительный блок, соединенный выходом с блоком оперативной памяти и с выходным блоком, блок задания программы, генератор импульсов, отличающееся . тем, что, с целью повышения быстродействия и упрощения конструкции, в него введен блок коммутации, состоящий из трех

дешифраторов, трех элементов РШИ, первого и второго триггеров памяти и девяти элементов И, причем первый элемент И, а также первый триггер памяти первыми входами соединены с выходом вычислительного блока, второй, третий и четвертый элементы И первыми входами подключены к выходу входного блока, пятый, шестой и седьмой элементы И первыми входами соединены с выходом блока оперативной памяти, восьмой элемент И входами подключен к выходу первого триггера памяти и к первому выходу первого дешифратора, второй и пятый элементы И вторыми входами соединены с вторым и третьим выходами первого дешифратора соответственно, первый элемент ИЛИ входами подключен к выходам восьмого, второг и пятого элементов И, а выходом - к первому входу вычислительного блока, первый, третий и шестой элементы И вторыми входами соединены с первым, вторым и третьим выходами второго дешифратора соответственно, второй элемент ШИ входами подключен к выходам первого, третьего и шестого эле- . ментов И, а выходом через последовательно соединенные второй триггер, девятый элемент И и третий элемент ИЛИ подключен к второму входу .вычислительного блока, девятый, четвертый и седьмой элементы И вторыми входами соединены с первым, вторым и третьим выходами третьего дешифратора соответственно, четвертый и седьмой элементы И выходами подключены к второму и третьему входам третьего элемента ИЛИ, первый триггер памяти вторым входом и все дешифраторы обоими входами соединены с соответствующими ко- мандньши шинами блока задания программ, вход которого подключен к выходу генератора импульсов.

2. Устройство по п,1, о т л и ч а- 10 щ е е с я тем, что блок оперативной памяти содержит дешифратор и два

1

257614.

параллельно подключенных канала, каждый из которых состоит из последовательно соединенных элементов памяти и считывания, первые входы элементов 5 памяти подключены к входу блока оперативной памяти, вторые входы элементов считывания соединены с выходами дешифратора, выходы подключены к выходу блока оперативной памяти, а вто- 10 -рые входы элементов памяти и вход дешифратора соединены с соответству- юшдС и командными шинами блока задания программы.

3.Устройство поп,1,отлича- 15 ю щ е е с я тем, что вычислительньш

блок содержит дешифратор, последовательно соединенные первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ и первый, элемент считывания, а также последо20 вательно соединенные второй элемент ИСКЛЮЧА ОЩЕЕ ИЛИ, элемент И и второй элемент считывания, первые входы первого и второго элементов ИСЮБОЧАЮ- ЩЕЕ ИЛИ являются первьм и вторым входами вычислительного блока соответственно, выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к вторым входам элементов И и ИЛИ соответственно, элементы считывания

30 вторыми входами соединены с выходами дешифратора, а выходашг объединены и подключены к выходу вычислительного блока, вход дешифратора и вторые вы- входы элементов ИСКЛЮЧА1Ш ЕЕ ИЛИ сое35 динены с соответствующие командными блока задания программы.

4.Устройство по п,1, о т л и ч а- ю щ е е с я тем, что блок задания

(программы содержит счетчик импульсов, 40 дешифратор, командные шины с последовательно соединенныьш резисторами и инверторами, горизонтальные шины, подключенные через дешифратор к выходам счетчика импульсов, и диоды, сое- 45 диняющие горизонтальные и командные шины, а вход счетчика импульсов явля25

ется входом блока задания программы.

rJ

10

cS

L

1

13

/4

ГЙ

-r

-

ff

2f

Ш11Ш15ЯММЁ

Редактор А.Лежнина

Составитель А.Исправникова

Техред М.Ходанич Корректор А.Обручар

Заказ 4955/46Тираж 836Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

rW

J.

сП

-iUL

n1

If

IIT li

«

54

Изобретение относится к системам автоматики и может быть использовано в автоматизированных системах управления машинами, механизмами, поточными линиями и т. д. Целью изобретения является повышение быстродействия и упрощение конструкции. Принцип действия устройства рассмотрен на примере работы электропривода механизма в зависимости от результата вычисления функции а.а.-а,- + . На первом такте активизируется верхняя шина 39 блока задания программы 34, и на командных шинах С1, С5, С9, СЮ появятся сигналы, обеспечивающие подачу входного сигнала а2 через элементы И 3, 8 и ИЛИ 11 на первый вход вьтислительного блока 23, а переменной а4 из блока 30 оперативной памяти - на вход блока 5 коммутации м через элементы И 21 и ИЛИ 22 на второй вход блока 23. Полученный на выходе блока 23 результат вычисления функции . за счет команды с шины СЗ запишется в первый триггер памяти 10 блока 5. На втором такте активизируется, вторая пшна 39 блока 34 и под действием команд с шин С4, С17, С9, СЮ переменная a1 из блока 30 через элементы считывания 33, И 21 и ИЛИ 22 блока 5, а также результат а,, а,, через элементы И 9 и ИЛИ 11 поступают на входы блока 23, на выходе которого появляется результат aj а,, который запишется в блок 30. На третьем такте активизируется третья шина 39 блока 34 и под действием команд с шин С4, С5 результат а, из блока 30 через элементы 33, 7 и 11 блока 5 поступит на первый вход блока 23, а под действием команд с шин С2, С6, С8 С10 сигнал а через элементы 3, 14, .16 поступит на вход триггера 17 памяти и одновременно через элементы И 20 и ИЛИ 22 сигнал а поступит на второй вход блока 23, где на его выходе ; V появится результат i .,, который по команде с шины С запишется в элемент 32 памяти. На четвертом такте активизируется четвертая шина 39 блока 34, ив результате аналогичных действий на выходе блока 23 появится . результат , который запишется в триггер 10 памяти. На пятом такте активизируется пятая шина 39 блока 34, на выходе блока 23 появится результат . а, а,+ а а., который под действием команды с шины С14 поступит в выходной блок 29. 3 п. ф-лы, 1 ил. (Л to ел «к1 0) i