Асинхронный регистр сдвига Советский патент 1986 года по МПК G11C19/00 

1

Изобретение относится к автоматике и вычислительной технике.

Целью изобретения является повышение быстродействия регистра сдвига

На фиг. 1 приведена схема регистра сдвига; на фиг. 2 - временная диаграмма его работы.

Асинхронный регистр сдвига (фиг. 1 содержит нечетные 1 и четные 2 ячейки памяти, каждая из которых, кроме первой, состоит из первого 3, второго 4 и третьего 5 элементов И-НЕ, Первая ячейка памяти состоит только из первого 3 и второго 4 элементов И-НЕ. На фиг. 1 показаны также информационные входы б и 7 и выходы 8 и 9 регистра, а также управляющий вход 10 и управляющий выход 11 регистра. Один разряд регистра сдвига составляют четьфе ячейки.

АСИНХРОН1ШЙ регистр сдвига работает следующим образом.

Пусть в исходном состоянии в первой и пятой нечетньлх ячейках 1 и в четвертой и восьмой четных ячейках 2 информация стерта, т.е. на выходах элементов 3 и 5 этих ячеек имеется значение 1, а на выходах их элементов 4 - значение О. Пусть также в шестой ячейке 2 и седьмой ячейке 1 записан один разряд сдвигаемого

кода, а во второй ячейке 2 и третьей ячейке 1 - его следующий разряд,т.е. на выходах элементов 4 этих ячеек имеется значение 1, а на выходах элементов 3 и 5 - значения О и 1 в соответствии со значением записанных в данные ячейки разрядов сдвигаемого кода. Поскольку на управляющем выходе 11 регистра исходно имеется значение О с выхода элемента 4 первой ячейки 1, на его информационных входах 6 и 7 отсутствует информация, т.е. на них имеется значение О. Поскольку также на ин- формационных выходах 8 и 9 регистра отсутствует информация, т.е. на KHX исходно имеется значение 1 с выхода элементов 3 и 5 восьмой (последней) ячейки 2, на управляющем входе 10 регистра имеется значение 1. В указанном исходном состоянии происходит параллельное переключение всех четных ячеек 2 регистра, при этом в четвертую и восьмую ячейки 2 переписывается информация из третьей и седьмой ячеек 1 соответственно, а во второй и Шестой ячейках 2 ин

5

0

5

0

5 0 5 0 5

формация стирается,

формации в ячейку

ливается

элемента

чение О

ментов 3

ции в ячейке

При записи ин- сначала уетанав- значение 1 на выходе ее 4, а затем появляется знака выходе одного из ее эле- или 5, при стирании информасначала устанавливается значение 1 на выходах обоих элементов 3 и 5, а затем появляется значение О на выходе элемента И этой ячейки. Таким образом, оба указанных процесса переключения четных ячеек 2 имеют длительность 21 , где t - задержка элемента И-НЕ, завершаются одновременно.

После этого происходит параллельное переключение нечетных ячеек 1 регистра, при этом в третьей и седьмой ячейках 1 информация стирается, причем в последней этот процесс вызывается установкой значения О на управляющем входе 10 регистра в ответ на появление информации на его информационных выходах 8 и 9, в пятую ячейку 1 переписьшается информация из четвертой ячейки 2 регистра. Кроме того, на выходе элемента 4 первой ячейки 1 устанавливается значение 1, которое, поступив на управляющий выход 11 регистра, разрешает установку информации на его информационных входах 6 и 7, а на выхо де элемента 3 первой ячейки 1 появляется значение О. Все эти процессы, так же, как и в случае четных ячеек 2, имеют длительность 2 .

Далее снова параллельно переключаются все четные ячейки 2 регистра, при этом в четвертой и восьмой ячейках 2 информация стирается, во вторую ячейку 2 записывается информация, установленная на информационных входах 6 и 7 регистра в ответ на значение 1 на его управляющем выходе 11, а в шестую ячейку 2 переписывается информация из пятой ячейки 1, Эти процессы также имеют длительность 2Т .

Затем снова происходит пар.аллель- ное переключение всех нечетньос ячеек 1 регистра, при этом в первой и пятой ячейках 1 информация стирается, а в третью и седьмую ячейки 1 переписывается информация из второй и шестой ячеек 2 соответственно. Таким образом, регистр оказывается в состоянии, аналогичном исходному. Процессы переключения в последнем случае

так же, как во всех предыдущих, имеют длительность 2Г . Отсюда следует, что цикл работы предлагаемого регистра, т.е. время между записью (считыванием) в нем соседних разрядов сдан- ,гаемого кода, составляет 81 .

Заметим, что каждая четная ячейка 2 при переключении переходит в состояние, аналогичное состоянию предшествующей нечетной ячейки 1, т.е. если в нечетной ячейке 1 информация стерт та, то и в следующей четной ячейке 2 информация стирается, если же в нечетной ячейке 1 записана информация, то она переписывается в следую- щую четную ячейку 2. В свою очередь, каждая нечетная ячейка 1 при переключении переходит в состояние, противоположное состоянию последующей четной ячейки 2, т.е. если в послед- ней информация стерта, то в нечетную ячейку 1 может быть переписана информация из предшествующей четной ячейки 2, если же в четной ячейке 2 записана информация, то в предшествукхцей нечетной ячейке 1 информация стирается. Заметим, кроме того, что связи между соседними четными 2 (нечетными 1) ячейками обеспечивают их паргиплельное переключение в противо- положные состояния, т.е. если в Т-и четной 2 и нечетной 1 ячейке происходит стирание информации, то одновременно с этим в ( Г-2)-й и в (Т+2)-й четных 2 (нечетных 1) ячейках может происходить запись информации, и, наоборот, если в Т-и четной 2 (нечетной 1) ячейке происходит запись информации, то одновременно с этим в (1-2)-й и в (Г+2)-й четных 2 (не- четных 1) ячейках может происходить стирание информации .

Формула изобретения

Асинхронный регистр сдвига, содержащий 4f) ячеек памяти, где - число разрядов регистра сдвига, / 2, первая из которых состоит из двух элементов И-НЕ, первый вход каждого из которых соединен с выходом другого элемента И-НЕ данной ячейки памяти, а остальные ячейки памяти состоят из трех элементов И-НЕ, первьй и второй входы каждого из которых сое- динены соответственно с выходами других элементов И-НЕ данной ячейки памяти, причем третьи входы первого и

третьего элементов И-НЕ каждой ячейки памяти, начиная с третьей, соединены соответственно с выходами первого и третьего элементов И-НЕ, преда- дущей ячейки памяти, а четвертые и пятые входы первого и третьего элементов И-НЕ каждой нечетной ячейки памяти,кроме предпоследней, -с выхода ми первого и третьего элементов И-НЕ последуюцей ячейки памяти, причем выходы первого и третьего элементов И-НЕ последней ячейки памяти, являются информационными выходами регистра отличающийся тем, что, с целью повышения бвстродействия регистра, третьи входы первого и третьего элементов И-НЕ второй ячейки памяти являются информационными входами регистра, четвертые входы первого и третьего элементов И-НЕ каждой четной ячейки памяти, кроме второй, соединены с выходом второго элемента И-НЕ предпоследней ячейки памяти, четвертые входы первого и второго элементов И-НЕ предпоследней ячейки памяти, являются управляющим входом регистра, а остальные входы первого и третьего элементов И-НЕ i -и ячейки памяти 3 i (4h -2)1 соединены соответственно с выходами первых и третьих элементов И-НЕ (i-2)-й и (+2)-й ячеек памяти, соответствующие входы первого и третьего элементов И-НЕ, первой, второй, (4ь-1)-й и 4ь-й ячеек памяти соединены соответственно с выходами третьих элементов И-НЕ третьей, четвертой, ()-й и (4п-2)-й ячеек памяти, третий и четвертый входы второго элемента И-НЕ каждой четной ячейки памяти соединены соответственно с выходами первого и третьего элементов И-НЕ предыдущей ячейки памяти, а третий вход второго элемента И-НЕ каждой нечетной ячейки памяти - с .выходом второго элемента И-НЕ последующей ячейки памяти, а остальные входы второго элемента И-НЕ (-и ячейки памяти соединены с выходами

вторых элементов И-НЕ (i -2) -и и (t +2) -и ячеек памяти,соответствующие входы второго элемента И-НЕ первой,второй, (4н|-1) -и h 4и-й ячеек памяти соединены соответственно с выходами вторых элементов И-НЕ трет-ьей,четвертой (4h-3) -и и () -и ячеек памяти,выход второго элемента И-НЕ первой ячейки памяти является управляющим выходом регистра.

Тираж 343

Подписное

Ужгород, ул. Проектная, 4

Тираж 343

Подписное

Изобретение относится к области автоматики и вычислительной техники. Целью изобретения является повышение быстродействия регистра. Время между записью (считыванием) соседних разрядов сдвигаемого кода составляет 8Т , где Т - задержка срабатывания злемен- та И-НЕ. Один разряд регистра составляют четыре ячейки памяти, каждая, из которых состоитиз трех многовходо- вых элементов И-НЕ. Регистр имеет два информационных входа и один управляющий выход для связи с источником и два информационных выхода и один управляющий вход для связи с приемником. Взаимодействие с источником и приемником осуществляется по принципу запрос-ответ. 2 ил. сл с IC ел ее о: ос