Устройство для контроля многовыходных логических блоков Советский патент 1986 года по МПК G06F11/263 

1 12771372

Изобретение относится к автомати-вается в соотиетстзуи ций :1ет-г.:стп i, 1

ке и вычислительной технике и можетсцвига и -трпггер 5.i. быть использовако цля контроля и ф-После выработки г зсгпвой програмровых узлов и микросхем...мы гяиоратор т-есто пекияи-ает поДель изобретения - повьпиеиие fu,icT- 5длчу I oc TOBbrx сиг иал ;: п прозеряем й

родействия устройств 1 сокрая е-логический блчзк I и у Тпачля;(;1ЦИ5с сигния затрат на иолучслис сиг - .iia. uiB на. )егист рм -4,a сдлига и

катурь;, характеризую;ций. вес гмхолыIi- vpurropbi 5.. 1-Л;П, т)езулг;татс л

кс Ы гролиоуемог о логт чсхсмаи о б; от-:. ;./ -- Гр;и герах з.Р-Ь.п ,; ИС1л1зае гс ivro-;1а фиг, I приведе: . сх Л4а ус 1;ой-- - i4) 1ход см иатур|м ыхолтнг г сигиаCTsa; на. фиг, 2 - схема генератораjii;} icojri poa- r /ei-ioi c Ю1 илескс;го OJTOтесч ол,.У- 1; логорып ялдици;)уотся ла ипдиУстройство для кои грол ; /;сг пческо-затора -к ло1 орый мокет быть вьл олго блока 1 (фиг. 1) со. лел(;ра- ;;сл. l(, ла спгтод -юдах. Г:олутор 2 тестов, сумматоры J,,ii но чеилал сиглач ура характеризует нозмодулю два, регистры 4.1 -- кп сдви-i o;;a;bie от ;од1;1 (3, 1 по леем его

I a, D- Тригг еры 5,1 - 5, п., Г гдика--л.,иго,. 3 ал:-; ле еи1Л ату1Л)1 c;pajji -rтор 6.;;аэте г опера гэгом с этало;;лым ijjurЖ11Т генератор 7 нм1гульсов, КЬ-.григ-гер 8, элемент И 9, v-eiiepaTOiJ 10/ил илеекии ;1 ок: 1, Пр)-: солладелюи

псевдослучайных иоследователг.нос сей,алаче(ий Гi:pouepиe a);й ло1 ический б.лок 1

деши ррагор 11, элемент ИЛИ 12,признается иенран-лям. В противном

Ус 1

Р - оиреде,ляется дефек -.

Работа лалинаетсл с лодали сл.на- Генератор 2 тесч он работает елела исхо-,лого состояния Ус г.О (им o6pa3tm. уста - ополнпму входу (фил ,: О reiHMia.- зцГЛ;.бота лалгм;-;: лея с лоцачл cHjaiaТОР 2 ТССТОЛ. По этому CITrilaaV Л1:;: 1.;г-.---.:т;(,-:1-, , f,-,,- T.iia-:г ч г -: УТг

вькоде геняратора 2 тестов фор -т.рует--л; о-,-,- елг-и- л / i-:г, |п - ;ся сигнал, но которому реглхлгрь- 4.1-тллглел Б лоре;; а,1(.л-.-гл:j- М Ч- / vCTa4.П сдвига и 1)--триггор;,; 5.1-5.Плавлилаютол л иелед юе (1 ялал;ьлое;

устанавливаются л лалалллО : С(-;с г оя--.,.. (. лс.го. iio сому

ijnc. ТТо сиглалу Пусл Т еп1лл;1тоо 2 vaMTojj:. в лалальлое cioc i Oiiiuie но

тестол ль;рабатьлзает тестол :е сллл а-уета;1Оголлому jjiu/aM.;;/ елератслл / .

.ГЛ)|, кот : 5Ь е постулач-т ла л ::од1л лсллг-геогэл усталаг,Л1лак)Л(Л реглс ) -. -ро;1ируе;.ого ло илеског(.) бл:ола 1, : лт с,,ли1 а ))-Т1 л-те1 :: 3-. 1--.т:. .В поеле,:,нсг тестовь е сил1{а.1Л;1 л1Л:л;|б--.i лал)Лое еое 1 ояли1: глм йратора 10 соот-разуются в соотзетстлии с (Ьуикдией,л -лс-слуе (достоянию CJ,,.()j т.е. с

реализуемой 1;м, и } си;;лалоллелльл ,л лагятеа;л 1, гл лгальреакции постула от )ia сум;.|ата-ль Л -- О, лглллллюе е(.)}лл.е 1 Ярон 3 по модулю два,. О.аловре; ел ;отри - Г1 11а В сс о пзелстаует ет-о Л1ллод;юс тестолг п,.й1 сиглалами гелерач ор , му елглалсу О., тсотопм.й залг.

тестюв лырабатынает унравляиаци;; еиг--ipajxiTK;:i;eHI-MI :мну.льео1; лелл:.; ллежл;. iналы та}С1 овой ластотн, кото лле с елоИ 9. )io силлл,Л) , лерелраслптзауправля10 |, выхода ио.да.;о 1Ч :я ;,л; с--(Л -П с;; ЯЯ-ттлгглео S, 1 разр гл е нрокровходи резл1стров 4, 1-4,и сл,лллако; денле тактозьу им;;уллелл jpe;;

по модулю два осу|)1ес ;лл1яечл: л Т1;1лл,ва улра :лл ок;ему лелера ;ч;|)а /. тесри гельнос суммирование сигна.ло:; ре- i -)i ла е Л1 лп;л;-л1ДЫ pej;:ci i OB 4,1окции HOiyi ecKoro блока 1 с С1МЛ1ала 4,л ср:лли ;; и 1)1лл-млдлюБ 5.м-5,п,. При

ми обратной связи с выходов ооответ-лостунлент-Л тактов(:1х jJMHy.aijf oi:. в ге55

ргалом лерекрестнои связи с 0--т яггге - нсевдоелулаи ;ые носледеватс.л 1кости,

ра 5, i-К гсзульалгг суммирования син- в данном слулас: исло:м зуемме: ;;ак тес- хроимпульсом с reiiepaTOpa 2 с , TOBi.if; сигналы, кот(:лЯ);е ностулают ло да сумматора 3 но модутио два зачлись -гл ||:юрманио1ин.1м выxoдa генератора 2

тестов на входы контролируемого логического блока 1.

Окончание работы генератора 10, т.е. ограничение числа тестов, пода- ваег-гых с генератора 2 тестов на блок обеспечивается дешифратором 11, который дешифрирует последнее состояние генератора 10, Например, состояние 00..,01 соответствует полному перебору гзсех состояний генератора 10, т.е. дапее генератор 10 повторяет свои состояния.

Сигнал с выхода дешифратора 11 через элемент ИЛИ 12 возвращает RS- триггер 8 в начальное состояние, ко- торое запрещает прохождение тактовых импульсов через элемент И 9.

Время формирования сигнатуры, которая характеризует состояние проверяемого логического блока 1, в пред- лагаемом устройстве определяется вре ;знeм Т генерации тестовых воздействий генератором 2, в то время как в

известном устройстве сигнатура формируется в два этапа, временные затраты на которые определяются временем Т генерации тестовых воздействий и временем Т переписи состояний регистров сдвига в сигнатурньй анапизатор.

Таким образом, данное устройство позволяет повысить быстродействие при контроле логических блоков в . т.е.

-il±i2

о( т

, Т,+Т,1.

Формула изобретения

1. Устройство для контроля многовыходных логических блоков, содержа- щее генератор тестов,, первые выходы которого являются выходами устройст- ва, п сумматоров по модулю два, первые входы которых являются соответствующими первыми входами устройства а вторые входы соединены с вькодами соответствующих регистров сдвига, и индикатор, отличающееся тел, что, с. целью повышения быстро5О

5

0

5

5

Q

действия устройства путем сокращения затрат времени на получение сигнатуры, характеризующей все п выходов контролируемого логического блока, в него введены по числу п выходов контролируемого логического блока D-триггеры, причем выход каждого сумматора по модулю два с номером i соединен с информадионньим входом регистра сдвига с номером i и с D-BXO- дом i-ro D-триггера, первый и второй входы генератора тестов являются соответственно вторым и третьим входами устройства, его BTopoti выход соединен с установочными входами регистров сдвига и с R-входами D-триггеров, третий выход - с син- xpoBxoAaMii регистров сдвига и с С- входами D-триггеров, выход каждого D-триггера с номером i () соединен с третьим входом сумматора по модулю два с номером 1+1 и соответствующим входом индикатора, выход D- - триггера с номером п соединен с третьим входом сумматора по модулю два с номером один и с соответствующим

входом индикатора. 1

2. Устройство по п. 1, о т л ичающееся тем, что генератор тестов содержит элемент ИЛИ, первый вход которого является первым входом и вт орьим выходом генератора тестов и соединен с установочным входом генератора псевдослучайных последовательностей, соединенного тактовым входом с выходом элемента И, который является третьим выходом генератора тестов, второй вход которого является R-входом RS-триггера, соединенного S-входом с выходом элемента ИЛИ, выходом - с первым входом элемента И, соединенного вторым входом с выходом генератора импульсов, дешифратор, входы которого являются первыми выходами генератора тестов и соединены с выходами генератора псевдослучайных последовательностей, а выход соединен с вторым входом элемента ИЛИ.

.i/Cfn.O

{/c/rrpff a ffi/. f/et/u /xoff

Lfi/ /e/Xffff

f/QCfff/ cf yt/-

.2

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дифровых узлов и Микросхем. Цель изобретения - повышение быстродействия устройства путем сокращения затрат времени на получение сигнатуры, характеризующей все выходы контролируемого логического блока. Устройство, для контроля многовыходных логических блоков содержит генератор тестов 2, сумматоры 3 п по модулю два, регистры 4 п сдвига, D-триггеры 5 п, индикатор 6. В данном устройстве организована перекрестная организация связей между регистрами сдвига через элементы памяти, что позволяет проводить комплексную проверку логических бло- ков и отказаться от двухэтапной проце- ф дуры обработки его выходных сигналов, что позволяет повысить быстродействие. 1 з.п. ф-лы, 2 ил. (Л с to со « фиг.