Устройство для считывания информации из блоков памяти Советский патент 1986 года по МПК G11C7/00 

Изобретение относится, к вьгаис- лительной технике и может быть использовано в эапоминаю дих устройствах на КМДП транзисторах для считыг вания информации.

Цель изобретения - повышение быстродействия устройства.

Па фиг.1 дана схема устройства считывания информации , на фиг.2 - временная диаграмма работы устройства.

Устройство содержит первую пару входных разрядных шин 1-2, вторую пару входных разрядных шин 3-4, первую 5 и вторую 6 выходные разрядные шины, первый 7 и второй 8 адресные входы, шину питания 9, первый 10 и второй 11 адресные транзисторы первого типа проводимости, первую 12- 13 и вторую 14-15 пары переключающи транзисторов первого типа проводимости, а также первый 16 и второй 17 переключающие транзисторы второго типа проводимости, первый 18 и второй 19 установочные транзисторы второго типа проводимости, первый 20 и второй 21 развязывающие тран- ;|исторы второго типа проводимости, тактовую шину 22 и общую шину 23,внутренние узлы 24 и 25, причем истоки адресных транзисторов 10 и 11 соединены с шиной питания 9, затворы - с первым 7 и вторым 8 адресными входами соответственно, стоки - с истоками переключающих транзисторов первой 12-13 и второй 14-15 пар соответственно, затворы которых соединены с соответствующими парами 1-2 и 3-4 входных разрядных шин, а стоки переключающих транзисторов первой пары 12-13 объединены с стоками соответствующих транзисторов второй пары 14-15, первый 16 и второй 17

переключающие транзисторы второго типа проводимости соединены по схеме с перекрестной обратной связью, сток первого переключающего транзистора второго типа проводимости 16 соединен с затворами вторых переключающего 17 и развязывающего 21 транзисторов второго типа проводимости и с стоками первого установочного транзистора 18 и соответствующих переключающих транзисторов первого типа проводимости 13 и 15, сток второго переключающего транзистора второго типа проводимости 17 соеди вен с затворами первых переключающеO

5

0

5

0

5

го 16 и развязывающего 20 транзисто- ров второго типа проводимости и с стоками второго установочного тран- зистора 19 и соответствуюц51Х переключающих транзисторов первого типа проводимости 12 и 14, истоки переключающих транзисторов второго типа проводимости 16 и 17, установочных 18-19 и развязывающих 20-21 транзисторов соединены с общей шиной 23, стоки первого 20 и второго 21 развязывающего транзисторов соединены с первой 5 и второй 6 выходными разрядными шинами соответственно.

Устройство считывания информации работает следующим образом,

В статическом режиме на тактовом 22 и адресных 7 и 8 входах и выходных разрядных шинах 5 и 6 поддерживается напряжение i, а на входных разрядных шинах 1-4 - напряжение О. При этом транзисторы 10-17, 20 и 21 закрыты, а 18 и 19 открыты, благодаря чему обеспечивается нали- чие нулевых напряжений в узлах 24-25 и отсутствие потребления мощности в статическом режиме.Активный режим работы устройства поясняется с помощью временной диаграммы. В начальный момент времени t начинается изменение напряжений на входньк разрядных шинах 1-2, соответствующие считываемой информации. Пусть для определенности напряжение на шине 2 остается равным нулю, а на шине 1 увеличивается по линейному закону (зто имеет место в типовых БИС ОЗУ статического типа)

V

ы

V, (t - t) (1) где V| - скорость изменения напряжения на входной разрядной шине; t - время.

В момент времени t, ,когда ность напряжений на входных разрядных шинах 1 и 2 станет достаточной V , чтобы компенсировать разброс параметров симметричных транзисторов 12-13, 14-15, 16-17, 18-19 и 20-21 и разброс емкостей в узлах 24-25, на адресный вход 7 подается напряжение О, разрешающее передачу информации с первой пары входных

разрядных шин 1-2 на выходные разрядные шины 5-6. При этом в устройстве начинается регенеративный процесс: совокупность транзисторов 10, 12-13 и 16-17 образует усилительную

схему с положительной обратной свзью. В результате регенеративного процесса в узлах 24-25 формируются напряжения 1 и О соответственно. В момент tj, когда напряже- ние в узле 24 достигнет порогового напряжения Vpop транзистора 21, начинается уменьшение напряжения выходной разрядной шины 6 за счет перезаряда емкости Сщ,, этой шины то- ком транзистора 21.. Время считывания определяется интервалом времени от tp до момента t , когда напряжение выходной разрядной шины 6 дос тигнет заданного уровня Vg .

В режиме восстановления напряжения на шинах 1, 6 и входах 7 и 22 восстанавливают до уровней, соот- вестсвующих статическому режиму .При этой за счет открытого транзистора 18 напряжение в узле 24 также восстанавливается до начального уровня О ;

Таким образом, время считывания в предложенном устройстве определяется тремя составляющими:

tf,, &t, + Ut2+ utj,

it, t, - to

Atj t.j - t,(2)

-СЧ

где

, и

(3) ut,j опредеVnop транзистоut, t3 - t,

Подставив в формулу (1) t t-. и вх rp получим Ut, Vrp /V, Вторая составляющая

ляется скоростью изменения V напряжения в узле 24 (25) и величиной порогового напряжения ров

&tj Vnop /Vj(А)

Третья составляющая utj определяется средней скоростью V измене- ния напряжения выходной разрядной шины 6 (5) и уровнем Vp окончания считывания

At, Vo/V,(5)

Таким образом, время считывания устройства, как следует из выражений (2) - (5), равно

V.

пор

(6)

-сч

V,Vj УЗ

Формула изобретения

Устройство для считывания информации из блоков памяти, содержащее

5 О

20

25

JO

5

0

5

0

первый и второй адресные транзисторы первого типа проводимости, первую и вторую пары переключающих транзисторов первого типа проводимости, причем истоки адресных транзисторов соединены с шиной питания, затворы являются первым и вторым адресными входами соответственно, стоки соединены с истоками переключающих транзисторов первой и второй пар соответственно, затворы которых являются соответствующими разрядными входами устройства, а стоки переключающих транзисторов первой пары объединены со стоками соответствующих транзисторов второй пары, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены первый и второй переключающие транзисторы второго типа проводимости, соединенные по схеме с перекрестной связью, первый и второй установочные транзисторы второго типа проводимости, первый и второй развязываюЕЦие транзисторы второго типа проводимости, причем сток первого переключающего транзистора второго типа проводимости соединен с затворами вторых переключающего и развязывающего транзисторов второго типа проводимости и со стоками первого установочного транзистора и соответствующих переключающих транзисторов первого типа проводимости, сток второго переключающего транзистора второго типа проводимости соединен с затворами первых переключающего и развязывающего транзисторов второго типа проводимости и со стоками второго установочного транзистора и соответствующих переключающих транзисторов первого типа проводимости, истоки переключающих транзисторов второго типа проводимости, установочных и развязы- транзисторов соединены с общей шиной, стоки первого и второго развязывающих транзисторов являются первым и вторым разрядньй и выходами устройства соответственно, затворы установочных транзисторов являются тактовым входом устройства .

|и-;

1

25

22 o 19

Y i ч r -; Лг.

25

2a

2f

Изобретение относится к вычислительной технике. Цель изобретения - повьшение быстродействия устройства. Устройство считывания информации содержит первую и вторую пары входных разрядных шин, первую и вторую вьпходные разрядные шины, первый и второй адресные входы, шину питания, первый и второй адресные транзисторы первого типа проводимости, первую и вторую пары переключающих транзисторов первого типа проводимости с соответствующими связями и дополнительно содержит первый и второй переключающие транзистторы второго типа проводимости, первый и второй установочные транзисторы второго типа проводимости, первый и второй развязы- вающие транзисторы второго типа проводимости, тактовую и общую шины с соответствующими связями. 2 ил. (Л ю 00 о 1 СП N9

(;«

t. i, t2

Редактор Н.Горват

Составитель В.Гордонова

Техред В.Кадар Корректор О.Луговая

Заказ 7057/46Тираж 543Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная,4

О яг.г