Устройство для организации мультипроцессорной иерархической системы Советский патент 1987 года по МПК G06F15/16 

1

Изобретение относится к вычислительной технике и может быть использовано для организации мультипроцессорной иерархической вычислительной системы.

Цель изобретения - уменьшение аппаратурных затрат, а также повышение

скорости обмена за счет уменьшения числа команд, необходимых для организации обмена.

На фиг, 1 представлена структурная схема устройства; на фиг. 2 - блок-схема алгоритма работы устройства в режиме ввода информации в память микроэвм верхнего уровня;; на фиг. 3 - то же, в режиме вывода информации в память микроэвм нижнего уровня.

Устройство содержит дешифратор 1

равления. Кроме того, на входы выбо ра направления обмена всех блоков 5 логики прямого доступа передается и формация о выбранном режиме обмена По сигналу пуска блок 5 управления прямым доступом формирует запрос к микроэвм нижнего уровня и, в случа разрешения прямого доступа, формиру ет все необходимые сигналы для управления процессом обмена (Вывод) Эти сигналы с выходов блоков 5 чере блоки приемопередатчиков нижнего уровня поступают в канал ЭВМ. При этом блоки 5 по выходам Адрес-данfO

15

ные осуществляют управление блоком 8 внутренних приемопередатчиков, а по выходам управления выдачей - уп равление выходами блоков 10 приемо передатчиков нижнего уровня, устауправляющих сигналов, входной регистр . навливая таким образом связь через

2, регистр 3 адреса, блок 4 приемопередатчиков верхнего уровня, блоки 5 управления прямым доступом в память, регистр 6 управления, дешифратор 7 выбора, блок 8 внутренних приемопередатчиков, выходной регистр 9 и блоки 10 приемопередатчиков нижнего уровня, Устройство имеет вход- выход 11 верхнего уровня, входы-вы- хйды 12 нижнего уровня.

Устройство работает следующим образом.

Всеми обменами в системе управляет микроэвм верхнего уровня, Под ее управлением происходит ввод-вывод информации в режиме прямого доступа к памяти в (из) одну (ой) микроЭВМ нижнего уровня.

Вьшод информации происходит следующим образом, В программном режиме микроэвм верхнего уровня заносит в регистр 3 адреса адрес ячейки памяти, по которому производится вывод информации в выходной 9 регистр - данные, которые переданы. Занесение адреса и данных в регистры стробиру- ется с выходов дешифратора 1 управляющих сигналов. Затем в регистр 6 управления записывается информация о номере микроЭВМ нижнего уровня, с которой осуществлен обмен данными и о режиме обмена (в рассматриваемом случае Вывод), С выхода регистра 6 управления информация поступает на вход дешифратора 7 выбора, на одном из выходов которого появляется сигнал пуска блока 5, номер которого определен номером на регистре 6 уп25

30

магистраль между каналом выбранной микроэвм и регистром 3 адреса и выходным 9 регистром. Адрес ячейки па мяти в канал микроЭВМ нижнего уровн поступает с регистра 3 адреса, а да ные - с выходного регистра 9. Обмен заканчивается вьщачей блоком 5 сигн ла сброса на регистр 6 управления. После этого устройство готово к новому циклу работы.

Ввод информации происходит анало гичным образом, за исключением того что с регистра 6 управления через , дешифратор 7 выбора на вход выбора 35 направления обмена блоков 5 логики прямого доступа поступает информация о-режиме работы Ввод, После запуска блока 5 он формирует все не обходимые сигналы для .управления пр цессом ввода. При этом блок 5 осуществляет управление блоками внутре них приемопередатчиков и приемопере датчиков нижнб го уровня таким образом, что адрес ячейки поступает с регистра 3 адреса, а входные данные фиксируются на регистре 2, После вы дачи блоком 5 сигнала Сброс на ре гистр 6 управления данные с регистр 2 могут быть считаны с входа-выхода верхнего уровня.

Формула изобретения

40

45

50

Устройство для организации мультипроцессорной иерархической системы 55 содержащее депсифратор управляющих сигналов, входной регистр, регистр а,дреса,, блок приемопередатчиков верх него уровня и N блоков управления

2954092

равления. Кроме того, на входы выбора направления обмена всех блоков 5 логики прямого доступа передается информация о выбранном режиме обмена. По сигналу пуска блок 5 управления прямым доступом формирует запрос к микроэвм нижнего уровня и, в случае разрешения прямого доступа, формирует все необходимые сигналы для управления процессом обмена (Вывод), Эти сигналы с выходов блоков 5 через блоки приемопередатчиков нижнего уровня поступают в канал ЭВМ. При этом блоки 5 по выходам Адрес-данfO

15

ные осуществляют управление блоком 8 внутренних приемопередатчиков, а по выходам управления выдачей - управление выходами блоков 10 приемопередатчиков нижнего уровня, уста . навливая таким образом связь через

5

0

магистраль между каналом выбранной микроэвм и регистром 3 адреса и выходным 9 регистром. Адрес ячейки памяти в канал микроЭВМ нижнего уровня поступает с регистра 3 адреса, а данные - с выходного регистра 9. Обмен заканчивается вьщачей блоком 5 сигнала сброса на регистр 6 управления. После этого устройство готово к новому циклу работы.

Ввод информации происходит аналогичным образом, за исключением того, что с регистра 6 управления через , дешифратор 7 выбора на вход выбора 5 направления обмена блоков 5 логики прямого доступа поступает информация о-режиме работы Ввод, После запуска блока 5 он формирует все необходимые сигналы для .управления процессом ввода. При этом блок 5 осуществляет управление блоками внутренних приемопередатчиков и приемопередатчиков нижнб го уровня таким образом, что адрес ячейки поступает с регистра 3 адреса, а входные данные фиксируются на регистре 2, После выдачи блоком 5 сигнала Сброс на регистр 6 управления данные с регистра 2 могут быть считаны с входа-выхода верхнего уровня.

Формула изобретения

0

5

0

Устройство для организации мультипроцессорной иерархической системы, 55 содержащее депсифратор управляющих сигналов, входной регистр, регистр а,дреса,, блок приемопередатчиков верхнего уровня и N блоков управления

прямым доступом в памят, причем первые информационные входы-выходы входного регистра и регистра адреса подключены к первому инф.ормационному входу-выходу блока приемопередатчиков верхнего уровня и к входу дешифратора управляющих сигналов, первый и второй выходы которого подключены к синхро- входам входного регистра и регистра адреса соответственно, второй инфор- мационный вход-выход блока приемопередатчиков верхнего уровня является входом-выходом верхнего уровня устройства, отличающееся тем, что, с целью уменьшения аппаратурных затрат и повышения скорости обмена за счет уменьшения числа команд, необходимых для организации обмена, оно содержит регистр управления, дешифратор выбора, блок внутренних приемо- передатчиков, выходной регистр и блоки приемопередатчиков нижнего уровня, причем третий и четвертый выходы дешифратора управляющих сигналов подключены к синхровходам выходного ре- гистра и регистра управления соответственно, первые информационные входы- выходы которых подключены к первому информационному входу-выходу блока приемопередатчиков верхнего уровня, вторые информационные входы-выходы входного регистра, выходного регистра и регистра адреса подключены к первому информационному входу-выходу

блока внутренних приемопередатчиков, второй информационный вход-выход которого подкл{очен к первым информационным входам-выходам блоков приемопередатчиков нижнего уровня, вторые информационные входы-выходы которых являются соответствующими входами- выходами нижнего уровня устройства, выход регистра управления подключен к входу дешифратора выбора, первый выход которого подключен к входам выбора направления обмена блоков управления прямым доступом в память, вход пуска i-ro (,N) блока управления прямым доступом в память подключен к j-му (,N+1) выкоду дешифратора выбора, выходы окончания цикла блоков управления прямым доступом в память подключены к входу сброса регистра управления, выходы Адрес-данные блоков управления прямым доступом в память подключены к входу Адрес-данные блока внутренних приемопередатчиков, выходы управления выдачей информации блоков управления прямым доступом в память подключены к входам управления выдачей информации соответствующих блоков приемопередатчиков нижнего уровня, выходы уп- равляющих слов обмена блоков управления прямым доступом в память подключены к входам управления режимом

прямого доступа соответствующих блоков приемопередатчиков нижнего уровня.

принята

передана

Фи.&.2.

Составитель Н.Захаревич Редактор Н.Бобкова Техред И.Попович Корректор Г.Решетник

Заказ 619/56 Тираж 673 . Подписное 6НИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Г Конец обмена j Фиг.З

Изобретение относится к вычислительной техника и может быть использовано для организации мультипроцессорной иерархической вычислительной системы. Изобретение решает задачу уменьшения аппаратурных затрат и повышения скорости обмена информацией за счет уменьшения необходимости чис-. ла команд обмена. С этой целью устройство содержит регистр 6 управления, предназначенный для хранения номера канала обмена информацией между уровнями системы, дешифратор 7 выбора канала и блоки 10 приемопередатчиков, управляемые блоками 5 управления прямым доступом в память и обеспечивающие прием и передачу информа ции в режимах Ввод и Вывод, Зил. с (Л с: to со О нй о со