Буферное запоминающее устройство Советский патент 1987 года по МПК G11C19/00 

Изобретение относится к вычислительной технике, может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов и является усовершенствованием устройства по авт. сз. IP 1101889.

Цель изобретения - расширение области применения устройства за счет возможности приема информационного потока с произвольными характеристиками .

На чертеже приведена структурная схема устройства.

Устройство содержит накопитель 1, информационные входы 2 и выходы 3, сумматоры 4 и 5, группы элементов И-ИЛ1 1 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и 12, элементы НЕ 13 и 14, регистр 15, схему 16 сравнения, элемент ИЛИ 17, входы 18-20 управления, вход 21 установки, входы 22 и 23 управления, выходы 24 и 25 признаков Буфер свободен и Буфер заполнен и триггер26

.J

Устройство работает следующим образом. .Перед началом работы счетчики 8- 10, триггер 26 и регистр 15 устанавливаются в нулевое состояние сигналом на входе 21.

При выполнении операции записи информации в накопитель 1 на входе 19 устанавливается низкий уровень сигнала, который, воздействуя через элемент НЕ 13 на первые входы элементов И-ИЛИ 6, подключает к первым входам сумматора 4 выходы счетчика 8 Текущий адрес записи формируется на- выходах сумматора 4 как сумма содержимого счетчика 8 и кода на выходах элементов И-ИЛИ 7, которьм, в свою очередь, определяется уровнем сигнала на входе 19 и состоянием триггера 26. К вторы-м входам первого сумматора 4 подключаются через элементы И-Е1Ш 7 выходы второго сумматора 5 при выполнении операции записи и при единичном состоянии триггера 26. При этом высокий уровень сигнала на выходе триггера 26 и на выходе элемента НЕ 13 через открытый элемент И 11 обеспечивает подключение на выходы элементов И-ИЛИ 7 сигналов с выходов сумматора 5.

При выполнении операции чтения или записи, но при нулевом состоянии

0

5

триггера 26 на выходы элементов И-ИЛИ

7подключаются сигналы с выходов регистра 15. В накопитель 1 по адресу, сформированному на выходе сумматора 4, осуществляется запись информации

с входных шин 2 числа с приходом сигнала по входу 18. По окончании записи сигналом на входе 22 добавляется единица к содержимому счетчиков 8 и 10.

При выполнении операции чтения информации из накопителя 1 на входе 19 устанавливается высокий уровень сигнала, который, воздействуя на вторые входы элементов И-ИЛИ 6, подключает к первым входам сумматора 4 разрядные выходы, счетчика 9. Текущий адрес чтения формируется на выходах сумматора 4 как сумма содержимого счетчика 9 и содержимого регистра 15. Производится чтение на шины 3 информации из накопителя 1 по адресу, сформированному на выходах суммато5 ра 4. По окончании чтения сигналом на входе 20 добавляется единица к содержимому счетчика 9 и вычитывает- . ся единица из содержимого счетчика 10. Триггер 26 устанавливается в

0 единичное состояние сигналом на выходе переполнения первого счетчика

8каждьй раз после записи в накопитель 1 2 (k-разрядность счетчиков

8 и 9) слов. Разрядность счетчика 10 равна k+1. Сигналом на выходе пере- .

каждьй

0

5

полнения счетчика .9, т.е. раз после чтения 2 слов из накопи-, теля 1, триггер 26 устанавливается в нулевое состояние. Одновременно с 0 этим осуществляется запись в регистр 15 выходньш сигналов сумматора 5. В регистр 15 записывается сумма предыдущего содержимого регистра 15 и кода на входах 23.

5 Высокие уровни сигналов на выходах 24 и 25 свидетельствуют о наличии состояний Буфер свободен и Буфер заполнен соответственно. Сигнал Буфер свободен формируется на вы0 ходе элемента И 12, на входы которо-г го подаются сигналы с инверсных разрядных выходов счетчика 10. Сигнал Буфер заполнен формируется на выходе элемента ИЛИ 17 в каждом из двух

5 случаев: высокий уровень сигнала на прямом выходе старшего разряда счетчика 10, содержимое счетчика 9 меньше кода на входе 23 при единичном состоянии триггера 26. При появлении

сигнала Буфер заполнен запрещается обращение к устройству с операцией записи. При появлении сигнала Буфер свободен запрещается обращение к устройству с операцией чтения.

Технико-экономические преимущества предлагаемого буферного запоминающего устройства заключаются в том, что при его использовании не накладываются ограничения на характеристики входного потока данных систем обработки информации, что позволяет расширить область применения устройства.

Форм у л а изобретения

Буферное запоминающее устройство по авт. св. № 1101889, отличающееся тем, что, с целью рас- щирения области применения устройства за счет возможности приема информационного потока с произвоьными характеристиками, в него введены реверРедактор В.Петраш Заказ 6297/52

Составитель В.Фокина Техред-М.Дидык

Корректор

Тираж 588Подписное

БНИИПИ Государственного комитета СССР

по делам изобретений и открыти й 113035, Москва, Ж-35, Раушская наб., д.. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

сивный счетчик, схема сравнения, второй элемент И и элемент ИЛИ, выход которого является выходом признака

сигнала Буфер заполнен устройства, входы элемента ИЛИ подключены к выходу старщего разряда реверсивного счетчика и выходу схемы сравнения соответственно, разрядные выходы второго счетчика соединены с информаци-- онными входами первой группы схемы сравнения, информационные входы второй группы которой подключены к щес- тому управляющему входу устройства,

управляющий вход схемы сравнения соединен с выходом триггера, установочный вход, вход прямого счета и вход обратного счета реверсивного счетчика подключены к пятому, третьему и

четвертому управляющим входам устройства соответственно, разрядные выходы реверсивного счетчика подключены к входам элемента И, выход которого является выходом сигнала признака Буфер свободен устройства.

Корректор С.Черни

Изобретение относится к вычис- .лительной технике и может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов. Целью изобретения является расширение области применения устройства за счет возможности приема информационного потока с произвольными характеристиками. Буферное запоминающее устройство содержит накопитель 1, информационные входы 2 и выходы 3, сумматоры 4 и 5, группы элементов И-ИЛИ 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и 12, элементы НЕ 13 и 14, регистр 15, схему 16 сравнения, элемент ИЛИ 17, входы 18-20 управления, вход 21 установки, входы 22 и 23 управления, выходы 24 и 25 признаков Буфер свободен, Буфер заполнен. При использовании изобретения не накладываются ограничения на характеристики входного потока данных систем обработки информации. 1 ил. 10