Параллельный накапливающий сумматор Советский патент 1988 года по МПК G06F7/49 

00

со

со

ю

о

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и цифровых устройст- :0ах роботизированных систем управления для сложения чисел с иррацио- нальнь ми основаниями и обработки векторной информации.

Цель изобретения - увели11ение . быстродействия и расширение функци- ональных возможностей сумматора за счет сложения чисел с основанием -)2,

На чертеже представлена функциональная схема пяти разрядов парал- лельного накапливающего сумматора. ; Параллельньй накапливающий сумматор содержит триггеры 1, элементы МЕРАВНОЗНАЧНОСТЬ 2, вход 3 сброса Сумматора, выходы 4 результата, вхо- Щ.Ы 5 операндов, триггер 6 управле- 1рия, коммутаторы 7, состоящие из эле йентов И 8, элементов ИЛИ 9 и элементов И 10, а также первый и второй входы 11 и 12 задания режимов работы сумматора.

Параллельный накапливающий сумма- top предназначен для суммирования векторов, представленных в двоично- йодированной позиционной системе

: t-1

4ч.исления с основанием л|2.

В позиционной системе счислений основанием JT любой вектор X представляется.в виде

X Х„.,(.2ГЧх„.,(... - Х()%Х, 12) +Х„СЛ) (1)

I

Учитывая, что веса разрядов данIJO кода являются последовательност Отепеней основания -J2

.. . 1б42 16 8 8 447 4 а- 2 1,

Четные степени которой предетавля- KJT веса разрядов двоичного кода, а нечетные - веса разрядов двоичного кода, умноженные на -1, то выражение (1) можно записать так:

Х 42|:Х;2 - |:Х;2 ,

(2)

1 0

где величины принимают следующие значения:

X; е O, а

ie

, 3, 5,... n-l ;

о, 2, 4,... п-2.

Первый член формулы (2) составляет сумму нечетных разрядов кода, а второй член - сумму четных разрядов кода с основанием -I.

Выражение (2) позволяет любой вектор на плоскости изобразить в виде двух составных векторов, направление одного из которых.совпадает с координатой прямоугольной системы, а его

п-г величина равна Х;2 . Направление

другого вектора составляет с коорди/ ггО

натами угол 4;з , и его значение представляется в виде

.

Особенностью такого изображения является то, что код с основанием л|2, используемый для записи вектора, единый и в то же время члены выражения (2) независимы друг от друга. Это позволяет при сложении двух векторов осуществлять параллельное и не- независим.ое сложение составных частей векторов, в результате увеличивается в два раза быстродействие сумматоров с двоичным представлением информации. Сложение двух одноименных разрядов в двоичной системе счисления с иррациональным основанием -xfT выполняется согласно таблице.

0 + 0 0

о +

1 +. о 100

Если в 1-х разрядах (четных или

нечетных) слагаемых имеются единицы, то, как это следует из таблицы, единица переноса поступает в (1+2)-й разряд кода в отличие от традиционной двоичной системы счисления, где единица поступает в (1+1)-й разряд.. Параллельный накапливающий сумматор может работать в двух режимах: режиме сложения операндов, представленных в коде с основанием 2, и режиме суммирования при двоичном представлении операндов. Первый режим обеспечивается установкой триггера 6 управления в единичное состояние, для чего на первый вход 12 задания режима работы подается сигнал, а второй режим задается сигналом, поступаюп им на второй вход 1 задания режима работы.

Параллельный накапливающий сумматор при сложении операндов в коде с иррациональным основанием работает следующим образом.

Суммирование чисел начинается с команды Сброс, которая подается на шину 3 и устанавливает все триггеры 1,-1п сумматора в состояние О. Затем триггер 6 управления устанавливают в единичное состояние, обеспечивая приложение к вторым входам вторых элементов управляющего сигнала. После этого на входы 5,- 5,, сумматора подается первое слагаемое. Все элементы НЕРАВНОЗНАЧНОСТЬ тех разрядов сумматора, в которых слагаемое содержит , устанавливаются, в состояние 1. При этом триггеры у, остаются в прежнем состоянии, несмотря на присутствие 1 на их счетных входах. Триггеры b-lf, изменяют свое состояние в том случае когда элементы НЕРАВНОЗНАЧНОСТЬ 2,- 2„ соответствующих разрядов переходят из состояния 1 в состояние О При следующем такте сигналы, присутствующие на входах 5 (-5 f, сумматора, снимаются. Элементы НЕРАВНОЗНАЧНОСТЬ 2,-2, находящиеся в состоянии., переходят в состояние О. Триггеры 1,- соответствующих разрядов переходят в состояние 1. Первое слагаемое записывается в триггеры , Ij-lg сумматора. Вследствие того, что прямой (единичный) выход триггера 1; сумматора приложен к первому входу элемента И8,2 на втором входе которого присутствует единич- ньш потенциал триггера 6 управления, то при наличии 1 на выходе триггера 1; элемент НЕРАВНОЗНАЧНОСТЬ 2, устанавливается в единичное состояние, которое присутствует на счетном входе триггера 1; одновременного разряда, В данном случае после ввода первого слагаемого I присутствует на выходах элементов НЕРАВНОЗНАЧНОСТЬ

о -9 S Ю

а значит, и на счетных

входах триггеров 1, (o сумматора.

Сумматор подготовлен к приему второго слагаемого.

Подача второго слагаемого на входы 5,-5ц сумматора вызьшает изменение состояний тех элементов НЕРАВНОЗНАЧ- НОСТЬ . для которых разряд слагаемого содержит 1 . Переход элементов НЕРАВНОЗНАЧНОСТЬ из состояния 1 в состояние О возможен в двух случаях; когда до прихода на вход 5 единицы данного разряда элемент 2 НЕРАВНОЗНАЧНОСТЬ находится в единичном состоянии и приход 1 в одноименный разряд вызывает появление О на выходе соответствующего элемента 2 НЕРАВНОЗНАЧНОСТЬ, а следовательно,

0 приводит к изменению состояния триг- тера на противоположное; а также при снятии единиц второго слагаемого на входах сумматора. Благодаря этим переключениям осуществля5 ется- предварите:1ьный перенос информации от млад111их разрядов к старщим. Снятие второго слагаемого вызывает аналогичные переключения, в результате которььч триггеры 1,-1ц сумматоQ ра устанавливаются в состоя}{ия, соответствующие записи на триггерах суммы слагаемых.

При сложении двоичных опера 1дов перенос единиц из i-ro разряда пос5 тупает в (1-))-й разряд, т.е, в

слева стоящий. Для обеспечения такого сложения триггер 6 управления устанавливается в нулевое состояние и - единичный потенциал инверсного вы0 хода триггера управления включает в работу элементы И .

В остальном процесс сложения во втором режиме не отличается от описанного,

Формула изобретения

Параллельный накапливающий сумматор, содержащий в каждом разряде элемент НЕРАВНОЗНАЧНОСТЬ и триггер, причем прямой выход.триггера соединен с выходом данного разряда результата сумматора, счетный вход триггера i-ro разряда ,« п - разрядность операндов) соединен

с выходом элемента НЕРАВНОЗНАЧНОСТЬ тоге же разряда, первые входы элементов НЕРАВНОЗНАЧНОСТЬ всех разрядов соединены с входами соответстующих операндов сумматора, второй вход элемента НЕРАВНОЗНАЧНОСТЬ нпадшего -. разряда сумматора соединен t шиной нулевого потенциала сумматора отличающийся тем, что, с целью увеличения быстродействия и расширения функциональных возможностей за счет сложения чисел с основанием j введен триггер управления и в каждый разряд сумматора с вто513997266

оОго по введен коммутатор, при-первый и второй управляющие входы

Ч9М первый информационный вход комму-коммутаторов i-ro разряда соединены

татора 1-го разряда соединен с пря- .соответственно с инверсным и прямым

MfciiM выходом триггера (i-1)-го раз-выходами триггера управления, с едирЯда, второй информационный входничным и нулевым входами которого

коммутатора второго разряда соединенсоединены соответственно первый и

с шиной нулевого потенциала, вторыевторой входы задания режимов суммаийформационные входы коммутаторовтора, вторые входы элементов НЕРАВвоех разрядов, кроме второго, соеди- IQНОЗНАЧНОСТЬ всех разрядов, кроме пернены соответственно с прямыми вько-вого, соединены с выходами коммутатодами триггеров (i-2)-x разрядов,ров соответствующих разрядов.

И-зобретение относится к вычислительной технике и может быть исполь зовано в специализированных вычислительных машинах и цифровых средствах роботизированных систем управления для сложения чисел с иррациональным основанием и обработки векторной информации. Цель изобретения - увеличение быстродействия и расширение функциональных возможностей, заключающихся в сложении в кодах с иррациональным основанием -J2 . Сумматор содержит триггеры ,, элементы НЕРАВНОЗНАЧНОСТЬ 2,-2„, шину 3 сбро- са, выходы 4,-4„ разрядов суммы и входы 5,-5„ разрядов операндов, триггеры 6 управления режимами работы, первые 102-10 и вторые элементы И, элементы ИЛИ , входы II и 12 режимов работы накапливающего сумматора. 1 ил., I табл. с (Л