Аналого-цифровой преобразователь Советский патент 1988 года по МПК H03M1/38 

Изобретение птиосктс) ::c -,;:1черк- тельной и йь чиcлитe,пьн(Ji : тSXi-tик а ;;

может быть использовано ;; pa:; TIH ribnt

ииформацконно -иэмеритель.гых с.ис. тема ;г и являе7 СЯ ycoBepmencTHouaisHEiH уст- ро и :: та а по aci т, с в № i - 2 : :.,

Цель кзобрэтекия - тп г

,

На фиг, 1 изображена Оункг.иональ-- ная АЦП; на фиг, i. - OJVOK нзвешеннигс суг-даирования ; на фиг., 3 - блок формироБ1ани.ч сигиа.гюгз v глраил-Э кия;; на фиг с 4 времеянаг диаг 1эзм- м а 5 пояс н ЯГО ща. ;i pa и о т у,

Преобразователь сод:::р):; :г ; .Г)- Kitinn: кас;кадоПу ка;;сдый :: :: о : ;рь:к cci; тоит из компяратора i,, -, с,чпо1-ип;3 дпухпози шонм огс п ерек.:11очат;:ля ., 2.,,s олока „, впБ-г1г ;;;лс)-о cvi-irip ров ания 5 выходы 4,., KCr-inapiiTopo: , а тйкже в устройство яхсщгг 3, входной аяалсгс вый аеретглюча Г ель 6, шина 7 измеряемого сигнгчле. ; т-та 8 Режим лраобразования J ;пин;;: 9 шипа 10 уставки К1зда срецнег« зчаче-- Hf№ измеряемого сигнала: итн: П /с:- тавки кода динамического диаиаэонй мзмеряем 5го сигнала,, шина 12 запис:-: границ диапазона преобрезованхя:, блок 13 формирования сиг-папо. упр.;ш-- лекия. первый регистр 14 «оде К И среднег о значения иэмеряе :с.)го . второй регистр i3 г1::: /; ;б ус:-- тавки дн -ии- ич8ского диагйзоне иэм ряемого сигнала, регистр ;6 С1т;вягс. сумматор 17J четвертый регистр 18 кода измеряемох о сиг наяа,: регистр 19 с;корректировак н:эгг. :лода уС -- тавкн среднего значения :.1ЭИ8; яемог о сигнала,: первый ЦАП 20 хэп.а |;:коррек- гирован - ой уставки средн- го экачекий И9мepяe ioro сигнала в Oiiijuroe напря- женме для вторык входов гюьпшрато - ров, второй 21 кода /станки дргна мическогч) диапазона изме:-1яемо1 о сигнала в сторное наг ркжаки г для блоков взвешенного суммирования; источник 22. огшрног о напряжения j дй ш.ифратор 23,, выход гая шина 24, шика 25 Готов ность кода и шина 26 нулгзог :) потенциала

Блок 3 взвешенного суммирования состоит иэ ОУ 27 с резистором 28 обратной свя:аи н первь м 29, аторь м 30, третьим 31 и четнертьп 32 входными резисторами (фиг о 2),

Блок 13 формирования сигналов уп- равленик (фиг,, 3) содерж гг одновибраТ ф J : : ,IT IV. ЗЛ псрр;ый. 35 и

П 1 П1;ОЙ : ЧС;;- -, l-i

з строГ г; я..1 .-о-|яо1 с пр;; 7Ю1П№-1 оПРГ 3 . М ;

С нзчзл-; Н:П :;;ину 8 подается пп- логич и;: ког;) nyjsn (|1ЧГ . ), что Г1е|5еводит преобразователь R ре коррекции. 1ри этг; - переключа- тень 6 пгрпвсди гся з нижнее (по схе не та фиг П П11,ппл;ет1ИР . подключая нход АЗУ 5 к :ггорьпч Бхода.1 конпяраси соответст -;-К -о коды среднег-о зна- ЯНГ Я РГ ДИп Л:- :;гч Г СКСГС ДКаПаЧигТе Нл - )Шр;;-:МОТ С ::НГ; Я.пр, C pOOHD ViOniHH ifpt- tiyibC ЗНПИС : о;, и 1ЧенЫ 1 НЛ rtiHHV

;2 yc rpoRc . I ГО I: ч Я ; дг гг лагп-тсь f. o- Д ов V :: : .(U: rcT evuio :д огчист- ;)Ь i ; : (ф: г tjj . Лпсме этого на мнчу у п-;г;а(гг:-г пмпульс ко- торьь: зап у гт.-.-: т :днппи1 515аг-ор 33

,фчГ: ; г ) R /.моя яннс sani-icbiF и (:; в АЗУ .5 ,-ru--HM : ип г-иднал; с РЫ- :::i.j;.;a вхсднсдч; зг я:;ог;.;П ;го псрекдючз- еЛЯ i.) 1 : pC) ili U- ПрекдИ : It

г:с1тируюг1; тй к-и.ся;; ЛЗ} 5 ПГ даст -о r.i- зналпни 11; гепдиа.. ; : кг-ijpce гьг- даио на кто;.);.:, хпдь; коыпап-торс:-, с пык.ща ПАП 20,

PRJ. riOC.TO;: ;K VrOJ -:I Ci bKJiKl ЧИННЫХ

; а.с:иру СП1и; : каскадов, содерл;;.шнх ком ь;; иагоры 1,,; сдвоомны& дмухггози- дионпые r-yen.iiiO -ja re Fy /.-:;:,,. блоки .. : 33He;;i;;;i;.::i;-a cyMMHpof ания и

11ифроЕой .гг1;; ь иг- ностк аналоге- v;i,ix снгг глов; с вЬ1хо.да АЗУ 5 к г-:а BTopiiif )зх(.л::.| компараторов,

В ржи;- ;: K ;ppei iiMK ;.;- ф1;оьой кэ-- г1ерятй.11ь разно Г| ачй.. сигма .;ЮЕ вы.оАет иа ;..:.1: :одь: ., U .. код сме шекия кулЯ; ,паекь1Й 11екдентич1:о- ст&га параметре - :; кодок компараторов п.- раметров .(.ггю гей и блоков взвешенно г с суммир и ания, Этот п-д азрядный код лосгуггйет i: R к 1фор адионные входы

Л лдакы не nepai-is; вхс.ам cyMt aTopa 17,. яа эторые . которого с В1,1хода регистра 14 ло;:;ас7С. ; ; -раа рядный код уставки ,Е1его значения измеряемого сигнала, С выхода сумматора 17 код уставки Y среднего значения и скещень:я нуля подается на входы регистров 18 и 19. Разряд- кость этого кода состав.пиет ,

,Г1лнтельност& кмпузгьса , кыраГ;аты вае1- ого однонибраторок з 3, уг анав

,Е

лнвается несколько больп.е, чем врэмя преобразования разности а.н&логпвых сигналов в код п сдвига его па 2 разрядов и суммирования этого кодя с кодом Y , так что к моменту появления строба регистра 8 (в режиме коррекции строба регистра i 9) ня выходе cyf-fMSTopa 7 устанавливается не/ обходимый код. В режш-fa коррекции этот код указанным стробом заносится в регистр 19 скорректировань оЙ уставки (фиг, Ад), в теч с ние всего времени измерения с кеизмглпьгми границами диапазона преобрегиз вания ЕСОлХ скорректироваииой храки-|ч::я г; последнем и через ПАП 20 воздейстлу- ет на вторые вход-м компараторс-з i ,- 1.,. ;, тем самьк-. корректируя кол ра;г- кости аналоговык сигналов на вгличи-- ну кода смещаиин т-гуля.

В- процессе делительного измерения возникает дрейф смещения нуля, что пр шодит к необходи «ости перкодичес- кой коррекции смещения нуля, Перио- ди-чность эта определяется только са - м1-т дрейфом , CMeiueHS LH .чулл.

При подаче на шину 8 потенциала логической едини1):ь5 перекпючате. гь б переводится Б верхнее (фиг. i) поло- ткение и преобразователь включается в режим измерения. При этом блок 3 формирования сигналов управления прекращает выдачу стробов регистра 19 и взамен выдает стробы регистра 18, уровень логической единицы которых является сигналом для потребителя о готовности кода очередного от- счета измеряемого сигнала. После гго - дачи на тину 9 импульса Пуск в АЗУ 5 записьшается значение измеряемого сигнала, существующее на его входе в это время. Далее цт-в ровой измеритель разности аналоговых сигналов (блоки 1-3) за время5 обозначенное на фиг. 4 как Измерение, выдает на первые входы сумматора i код разности между значением отсчета сигнала и потенциалом скорректированной уставки значения (отклонеиие от среднего значения) Сумматор 17 добавляет (с учетом знака отклонения код разности к коду уставки среднего значения и результат записьгаается в регистр 185 выход 24 которого подается по шине 25 потребителю одновременно с сигналом Готовность кода.

1и Ьрс п;:й нямрритсль рнэности аня- :югпвь;х сигнйлоа peajn-isyeT следуюгций алг-орт : :1пес 5раз овпнЛя ;

Л - П;

п-К

где X, - напрк;ке;;ие на выходе

блока взЕегаенного сум- мировант ч irro кодиру о щего каскада

Лр гзпрякйкие на выходе АЗУ;

SF(X: , 1) - экакоБСх функция,. ряв

д

и противноь5 слу 1 rL е

- пс-гелцчпл5 подаваемый 5Л входы KojmS r-arc o: f определяет с р G л м с е э н я ч е к и е и з м е ряеког о диапазона напр хений f

- 17отек1Т;;ал; подаваемый срейкле неподвижные ;ч011-г-а ;ть; сдвоенных двух ги.-;;:1циок;;ч; переклк5ча i ejiaA, определяет дина- мичес :г 5 диапазон пре- о5ра ЗОЕ ания,

1 ск;: ррект;1рованной уставки- по,иавзе 1Ь Л с БЬ1ход5 11АП 20 на вторые nioniii кп ;п раторов,, подается также и не, ртрарть;й плод бла ка 3 вззгшенного суммирования; где с - етвегтого резистора 32 осущес гр .ется егг рьгчитание для получения ,яачения X ;. Потенциал Ц динамического диапазо1 ;аг пoдaвae fый с выхода Ш.П 21 на неподаиж- контакты саяоекнь;х двухпозициок- ных переклзочателай 2, в зависимости от значения знаковой функции SF(X,-..- П) ; определяемой компарато- ро;- 1 f Бь итается или добавляется к у.двоекному значенк-о X j . В послед. кем кодир лэщем каскаде компаратор определяет знак (X j,.r П) и подает его на зуход 4.. ,

Для виполкенля вычислений служат блоки взрзешенного суммирования 3 ; ,, в которых зели чияь сопротивления резисторов удовлетворяют условиям:

. К5,

R

и не зависят от ксмерз 1-го кодир то- щего гсасдйдас )ная независимость вепичтм сслрст пгвлений резисто ров сводит номенкла- -ру используемых

эначений всего к дггук л p;-iv;4nF(a:-i: R и ZR, а, испо.ггьзован н кнчес гя pf: 3 исто pa R ,,, ( два пара.ь лельно cot аи- ченных резистора Bejuji-iHuf,) 2R, i-snwfo вообще свести всю нпг./енклатуру реянс тор.эз к одному яначек1-то 2R, Это обстоя гельство очень удопко на пра;1:т гк при производстве и о г па/г к-а такого преобразователя. При ;йтг;м не iHTCJi задавать жесткие дог уски на точ НОС ) изготовления большог о количества номиналов резисторовf достаточно обеспэчить одно и ;e ciгклонС Ние от но.1инального ,апя резисторов одио матршп- ); что го, до проще вьшолнить F -- I -rMiJ FIODM-- сить точность преобгиязов ТР.ЛЯ .

Выходной код цифр;) измерителя разности анзлогоз с ; г на, :;рея craHJTHeT собой ;;нако разрядный код разности Х-П иа выхп/ ах кг мпар«тппор ,, 1, , т . 5 ,

|5Р(), SF(X,-rn, . , , . SF(X,,,. П,

Д/1Й перехода от этого знакораз- рядкого кода к обычному р.-к окчио яу ксцу достаточно притптсать числу яиак ,тарше1го раз ряда остальные разряды прокнЕ ертнроаать и сгизииуть на один разр Я:д влево5 в освоОодив нйся ч,; :ад- ишй разряд записать Е диницу. В результате получается с:разу дополни- тельнь й код, Дополиигельнь:Х аппаратурных затрат для таг :о5-о преобразс)- вания кода не требуетгл. Кодировка знаков предлолагаетс : обычной. Отрицательные знаки представляются еди- игицей, положительные - яулеь55 т,е. на вход регистра 16 сдвига подается код

.rSF(X-n)s SF(X.-n)

з1чх,.,-п)л}.

Потенциал логической единицы постоянно подан на вход гпладгаего резря- да регистра 16, а инверсии знаков сразу снимаются с инверсных: Быхс1дов компараторов.

При практической реализации данного устройства следует иметь в виду, что разрядность Y связана с разрядностью п и Е следу ощкм соотношением

Y

Hanpj Meps если и Е -З, то . Заметши также, что не шину 10 уставки ср1гднего значения может быть подан код меньшей разрядности, чем Y,

разря/ ui; . И;ЭП рь( пример Р .

b

этому лренрци 100 гс f S прохождение кода чег/е: pertiCTp 16 сдвига, сумия тор I 7 и запись ег о в р(гистр 18, ВИДИМ; M lO уч;тгп;йс 1 вс1 может обеспечить Чистоту диг( рстизапик до i , 5 МГц при .-раз)1яд|-1ом пр р.астявлр.яии отсчетов сиг та:1Я. Если 7-(с унел1- чить п до 8.. при 56-разрядном лррлст явле-- нии отсчетов сигнала частота дискре- тизаци : достичр- 700 к Г п.

гр- -чпо,:; Г анеирч ;я из ;грпекп- го сигналя я:;:1иорис нечзиест - ьц вКг1-- чале на Ц:иу 10 гитдаетгя нулевой код. и на iJiHHy : i - максима,1Ы1Ь й код. Это позволит n:; ny U5T i; neprjoe приближение п-разр,идмь: 1 кодам, Далее, используя это пр;- 5:-ижение,, j f-ieHbiuaroT динй- шческий дь аг йзо : р подавая H;I ушну 0 по:15 ;ен1- ое среднае значетгие, а ка - код к, :- еиьший максимального ,

В отлич е от изнестпог О устройст аа Г1редлаг;-емь ч цифроной измеритель рззис|С гч anajioi OBiiijc сиг иалов реализует алгоритм позноляющий упроститг производство и о сладку преобразователя за счет у че ьп1ения количества н о мина л ь. н з i а ч е г t и и с с п р о т ив леи используемых ,он1;ых резисторов и, как следстпие,, поги-лсить ность преобразователя,

Фор м у л а

0

1 , AHaj oro--uMd)poaoH преобразователь по авт, |-;П: Н 322Д75, о т - л и ч а ю П), и h с я тем5 что,, с це.г5ью повыи ения точности, в нем вторые входы компараторов под ;лючены к дополнительны,-- входа;--: сэответстн ло- щих блоков взвешенного суммирования,

о т - блок

л и ч а ю щ и

гем, что

взвешенног о с :, ьчмироаания выполнен на резисторах и операи)онноМ усилителе, выход которого является выхо- toM блока и соединен через резистор обратной стлзи со своим инвертирутоцим вкодом, первьг.й и второй входы блока соединены еоогветственно через первый и второй резисторы с неинверти- руюшим входом усилителя, третий вход блока соединен через третий резистор

4t/ff/7ff3Of

Ц)иг.1

Изобретение относится к области измерительной и вычислительной техннкг; к являетсг; усовершенствованием а1 алого-ц;;фпсного преобразователя по авторс:сому свидетельству № 1322473, С трелью упрощения ппсиэ- водства и отлад1;и преобразователя la счет количестра кокк- лалькык значелгнй сспротмвленкя ис ПОЛЬзус; -;ых npeiUis .obiMb ;.;: резнсторор и, как 1чие 5 позьппения точностг npeo05pa3OESTpnt в гчаждкй блок взвешенного суж--т .ропанип ьнгдем четвертый резистор, включенный между т-tT-;- BepTHpxiouu K .м оперяид-токкого уел; лителя блока взвешенного о Ммкровв НИИ и четвертым входгг. блока ВЗРР- шенного суммированип5 соедннениым с вторыми входам и компараторов t 1 3 . п , ф-лы, 4 ь л ,

Фи.2

I