Устройство для регистрации результатов контроля Советский патент 1988 года по МПК G06F11/26 

Од СП

;о

Од

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля логических узлов и диагностики неислрав- ностей.

Целью изобретения является упрощение устройства путем сокращения аппаратуры памяти.

На чертеже изображено предлагае- мое устройство.

Устройство содержит блок 1 памяти, два элемента 2,3 задержки, элемент И 4, счетчик 5, регистр 6, коммутатор 7,генератор 8 импульсов,триг- гер 9, группу информационных входов 10, вход И задания режима работы, группу адресных входов 12, выход 13 готовности, вход 14 записи, вход 15 установки, группу информаци- онных выходов 16. Кроме того, на чертеже .изображен объект контроля 7

Устройство работает следующим образом.

Работа осуществляется в режимах

з анесения тестовой- информации, регисрации ответных реакций и чтения ответных реакций. В режиме занесения тестовой информации на вход 1J задания режима работы и на вход 14 запис поступают нулевые сигналы, которые- переводят блок 1 памяти в режим записи, счетчик 5 - в режим параллельного занесения, а коммутатор 7 - в режим прохождения информации с груп- пы информационных входов 10 устройства. В этом режиме производится запись тестовых кодов в блок 1 памяти. На адресные входы 12 устанавливается адрес записываемой ячейки, на инфор- мационные входы 10 подаются тестовые коды, записываемые в данную ячейку. Операция записи повторяется до тех пор, пока не будет записана информация во все ячейки памяти блока 1. После этого на вход 15 установки подается положительный импульс, поступающий на вход установки счетчика 5 и устанавливающий счетчик в нуль. Затем на входы 11 и 14 подается логи ческая единица, переводящая устройство в режим регистрации ответных реакций. Сигнал - логическая единица на входе П - переводит счетчик 5 в режим счета, поступает на управляющий вход коммутатора 7, подключает к ин- формационным входам блока 1 памяти выходы объекта контроля, передним фронтом устанавливает триггер 9 в

0

5 0

5

05 0 5 сп 5

единицу, разрешая работу генератора тактовых импульсов. Генератор 8 тактовых импульсов начинает генерацию тактовых импульсов с высокого уровня. Сигнал высокого уровня поступает на вход записи блока 1 памяти и задает режим чтения. Так как счетчик 5 обнулен, то читается ячейка с нулевым адресом, тестовые коды поступают на вход регистра 6. Через половину периода на выходе генератора 8 тактовых импульсов появляется низкий уровень, который переводит блок I памяти через элемент И 4 в режим записи, отрицательньм фронтом импульса частоты информация записываетсяв регистр 6 и поступает на входы объекта контроля. Реакция на тестовое воздействие поступает через коммутатор 7 на информационные входы блока 1 памяти и записывается в нулевую ячейку.

Следующий сигнал - логическая единица - переводит блок 1 памяти через элемент И 4 в режим чтения и через элемент 2 задержки поступает на счетный вход счетчика 5, который по положительному фронту прибавляет единицу. Из блока 1 памяти считываются тестовые коды из первой ячейки. Описанная процедура чтения тестовьгк кодов и запись ответных реакций на них повторяется до тех пор, пока на выходе переполнения счетчика 5 не появится сигнал переполнения (он появится при записи реакции на последнее тестовое воздействие). Сигнал переполнения через элемент 3 задержки (на время записи) устанавливает в нуль триггер 9, блокирует работу генератора тактовых импульсов. Этот же сигнал поступает на выход 13 готовности, сообщая, что тестирование закончено. После этого на входе 11 устанавливается низкий уровень, переводящий уст1

ройство в режим чтения ответных реакций. Далее чтение реакций из блока 1 памяти ведется следующим образом. На входе 14 записи устанавливается высокий уровень, а на входах 12 устанавливаются последовательно адреса ячеек блока 1 памяти. Информация с выхода блока 1 памяти постуг(ает на информационные выходы 16.

Формула изобретения

Устройство для регистрации результатов контроля,, содержащее блок памяти, триггер, генератор импульсов, счетчик, коммутатор, регистр, элемент И и первый элемент задержки,причем группа выходов блока памяти соединена с группой информационных входов регистра, группа выходов которого является группой выходов устройства для подключения к группе информационных входов объекта контроля, вы- ход генератора импульсов соединен с первым входом элемента И, отличающееся тем, что, с целью упрощения устройства, оно содержит второй элемент задержки, причем первая группа информационных входов коммутатора является группой входов уст- -ройства для подключения к группе выходов объекта контроля, группа выходов коммутатора подключена к группе информационных входов блока памяти, вторая группа информационных входов коммутатора является группой информационных входов устройства, управляющий вход коммутатора соединен с единич-

д Q 5

5

ным входом Триггера, управляющим входом счетчика и является входом задания режима работы устройства, группа информационных входов счетчика соединена с группой адресных входов устройства тактовый вход счетчика через первый элемент задержки соединен с выходом генератора импульсов, установочный вход счетчика соединен с входом установки устройства, группа выходов счетчика соединена с группой адресных входов блока памяти, вход записи которого объединен с тактовым входом регистра и подключен к выходу элемента И, второй вход которого является входом записи устройства, выход переполнения счетчика через второй элемент задержки соединен с нулевым входом триггера и является выходом готовности устройства, группа выходов блока памяти является группой информационных выходов устройства, выход триггера соединен с входом запуска генератора импульсов.

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля цифровых логических схем и диагностики неисправностей. Цель изобретения- упрощение устройства за счет сокращения аппаратуры памяти. Логический анализатор содержит блок 1 памяти, два элемента задержки 2,3, элемент И 4, счетчик 5, регистр 6, коммутатор 7, генератор 8 импульсов, триггер 9, группу информационных входов 10, вход 11 задания режима работы, группу адресных входов 12, выход 13 готовности, вход 14 записи, вход 15 установки, группу информационных выходов 16. Анализатор работает в режимах занесения тестовой информации, записи ответных реакций и чтения ответных реакций. Положительный эффект достигается за счет использования блока 1 памяти для хране- g ния тестовых воздействий и записи ответных реакций с объекта диагностирования. 1 ил. (Л