Буферное запоминающее устройство Советский патент 1988 года по МПК G11C19/00 

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства в системах сбора и обработки информации, работающих в режиме с предварительным .накопленем бло ка данных, в частности, для ргистрации информации на магнитной ленте с использованием блокированны записей данных.

Целью изобретения является снижение потребляемой устройством мощ- .лости и расширение области применения устройства за счет обеспечения чтения в режиме последним вошел - первым вышел.

На чертеже изображена функционалная схема устройства.

Устройство содержит блоки 1 1щПа-20 ним фронтом сигнала на входе 16,

25

30

мяти с информационными входами 2 и выходами 3, ключи , вход 5 напряжения , триггеры , группу элементов ИЛИ первый 8 и второй 9 входы установки, первый блок 10 сравнения с константой, с пар- вой по третью группы элементов И 11, , , первый 14 и второй 15 входы управления режимом работы, вход 16 стробирования, первый 17 и второй 18 элементы НЕ, с ; первого по пятый элементы И 19-23, третий вход 24 установки, второй блок 25 сравнения с константой, с первого по третий формирователи 26 - 28 импульсов, с первого по третий депшфраторы 29-31, - счетчик 32 адреса, счетчик 33 ячеек памяти, с первого по третий элементы ИЛИ 34 - 36, элемент 37 задержки, элемент ИЛИт-НЕ 38, выход 39 окончания чтения и выход 40 окончания записи.

Число п+1 разрядов счетчика 32 адреса равно числу ячеек памяти всех блоков , и определяет информационную, емкость устройства. Число раз- дс рядов счетчика 32 ячеек памяти превышает на единицу разрядно(:ть счетчика 32 адреса. Каждый из блоков .содержит N ячеек памяти.

35

40

проходящим через элементы И 22 и ИЛИ 34, модифицируется содержимое счетчиков 32 и 33, т.е. к их соде мому добавляется единица. Запись следующих информационных посылок входа 2 осуществляется аналогично Во время записи в блок 1 N-й инф мационной посьшки, где константа , на выходе блока 10 появляет сигнал совпадения адреса с конста той N, и на выходе дешифратора 30 появляется сигнал, который через крытый элемент И 1 1 ; устанавливае триггер 6 в единичное состояние Высокий уровень сигнала на выходе триггера 6 подает через ключ питающее напряжение на блок 1 па ти. Величина N выбирается такой, чтобы выполнялось соотношение

,

t макс

максимальная частота ступления сигнала по ду 16; t - время, необходимое на

включение следующего ка 1 ;

NO - количество ячеек блок памяти.

где f

Алакс

циплиной обслуживания первым вошел - первым вьаиел (FIFO), режим чтения с дисциплиной обслуживания последним вошел - первым вьппел (LIFO). Режим записи задается высоким уровнем сигнала на входе 14. Высокий уровень сигнала на выходе триггера 6, разрешает прохождение через |слюч. 4,i питающего .напряжения с входа 5 к блоку 1 памяти. Низкие уровни сигналов на выходах остальных триггеров , блокируют прохождение питающего напряжения на блоки

С приходом информационной посыпки на входы 2 в сопровождении сигнала на входе 16, воздействующего на дешифратор 29, осуществляется запись данных в первую ячейку блока 1. Задним фронтом сигнала на входе 16,

проходящим через элементы И 22 и ИЛИ 34, модифицируется содержимое счетчиков 32 и 33, т.е. к их содержимому добавляется единица. Запись последующих информационных посылок с входа 2 осуществляется аналогично. Во время записи в блок 1 N-й информационной посьшки, где константа , на выходе блока 10 появляется сигнал совпадения адреса с константой N, и на выходе дешифратора 30 появляется сигнал, который через открытый элемент И 1 1 ; устанавливает триггер 6 в единичное состояние. Высокий уровень сигнала на выходе триггера 6 подает через ключ питающее напряжение на блок 1 памяти. Величина N выбирается такой, чтобы выполнялось соотношение

,

t макс

максимальная частота поступления сигнала по входу 16; t - время, необходимое на

включение следующего блока 1 ;

NO - количество ячеек блока 1 памяти.

где f

Алакс

Изобретение относится к вычислительной технике и может быть использовано в качестве.буферного запоминающего устройства в системах сбора и обработки информации, работающих в режиме с предварительным накоплением блока данных, в частности для регистрации информации на магнитной ленте с использованием блокированных записей данных. Целью изобретения является снижение потребляемой устройством мощности и расширение области применения устройства за счет обеспечения чтения в режиме последним вошел- первым вышел. Устройство работает в режиме записи и двух режимах Mte- ния: чтение с дисциплиной обслуживания первым вошел - первым вышел, чтение с дисциплиной обслуживания последним вошел - первым вьшзел. Снижение потребляемой мощности достигается за счет того, что питающее напряжение подключается ключа, управляемыми триггерами, только к тем из блоков памяти, которые в данный момент участвуют в хранении данных. Запись информации начинается с первого блока памяти, который подключен к напряжению питания при начальной, установке по входам, и выполняется последовательно в последующие блоки памяти. При чтении отключаются дешифратором через ключи те блоки памяти, в которые не была записана информация, что не приводит к искажению или потере информации в чтения. 1 ил. с % (Л 4

Устройство работает следующим образом.

П|ред началом работы сигналом по входу 24 счетчики 32 и 33 и триггеры 6п-6 устанавливаются в нулевое состояние сигналом

О на входе 9.

Триггер 6 устанавливается в единичное состояние сигналом 1 на входе 8.

Устройство имеет три режима работы: режим записи, режим чтения с дис

Аналогично производится включение в работу всех последующих блоков 1i- 1.. и запись в них информационных по- При этом моменты включения

W сылок.

блоков 1,-1 .. определяются дешифрато1 /W

ром 30, сигналы с выходов которого поочередно через открытые элементы И П, начиная с второго (Устанавливают в единичное состояние триггеры .

314

Длительность режима записи определяется временем присутствия высокого уровня сигнала на входе 14. Момент заполнения, информационной емк;рсти устройства фиксируется высоким уровнем сигнала на выходе 40.

Режим чтения с дисциплиной обслуживания FIFO задается установкой низкого уровня спгнала на входе 14 и высокого уровня сигнала на входе 15. При установке этого режима чтения по положительному перепаду сигнала на выходе элемента Я 19 формирователь 26 формирует сигнал, который через элемент ИЛИ 35 устанавливает счетчик 32 в нулевое состояние. Одновременно с этим по отрицательному перепаду сигнала на входе 14 формирователь 27 формирует сигнал, который стробирует дешифратор 31, выходные сигналы которого обеспечивают отключение тех из блоков ,) на которые подано пи- тающее напряжение, но данные в кото- pie не записывались. На входы 14 блоков 1 подается низкий уровень сигнала, задающий для них режим чтения. При выполнении операции чтения .на вход 16 подается запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы 3 информации из первой ячейки блока 1 . . По окончании чтения задним ,фронтом сигнала на входе 16, проходящем элементы И 23 и ИЛИ 34, прибавляется единица к содержимому счетчика 32, а сигналом с выхода элемента ИЛИ 36 из счетчика 33 вычитается единица. Чтение последующих информационных посылок из устройства осуществляется аналогично. После того, как чтение данных из первого блока 1 закончится и начнется чтение из следующего, например блока 1, сигналом на вто- ром выходе дешифратора 29 через открытый первый элемент И 12 триггер б, устанавливается в нулевое состояние, что приводит к отключению питающего напряжения от блока 1 , Аналогично после того, как будет закончено чтение информации из каждого из последующих блоков Ц-1д,, последние отключаются от входа 5. При чтении информации в момент, когда содержимое счетчика 33 равно Nj,-N, что фиксируется блоком 25, выходной сигнал последнего устанавливает через . элемент И 11. триггер 6 в Единичное состояние, подготавливая тем самым блок 1i к за0

писи данных. По окончании чтения данных, которое фиксируется появлением высокого уровня сигнала на выходе 39, срабатывает формирователь 28, выхода ной сигнал которого через элементы ИЛИ 7 группы подтверждает нулевое состояние триггеров .

Режим чтения с дисциплиной обслуживания LIFO по окончании режима записи задается установкой низкого уровня сигнала на входах 14 и 15. При этом выходной сигнал формирователя 27 стробирует дешифратор 31 и выполняет отключение от входа 5 питания тех из блоков , данные в которые не записаны. При выполнении операции чте ния на вход 16 поступает запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы 3 данных из последней заполненной в режиме записи ячейки последнего из блоков ,и адрес которой содержится в счетчике 32. По окончании чтения

задним фронтом сигнала на входе 16, . проходящим через элементы И 21 и ИЛИ 36, из содержимого счетчиков 32 и 33 вычитается единица. Чтение последующих информационных посылок осуществляется аналогично. После того, как чтение данных изл1-го (гд е Ki iM) блока закончится и начнется чтение из (i-l)-ro блока 1, сигналом на (i-l)-M выходе дешифратора 29 через открытый i-й элемент И 13 и элемент ИЛИ 7 i-й триггер 6 устанавливается в нулевое состояние, что отключает i-й блок 1 от входа 5 питания. Аналогично после того, как будет закончено чтение информации из всех блоков , все они будут отключены от входа 5 питания. После того, как будет считана последняя информационная посыпка из первого блока 1, появляется сигнал на выходе заема счетчика 32, который через элемент 37 за,- держки и элемент ИЛИ 35 поступает на вход установки в О счетчика 32, подготавливая его к режиму записи

данных.

Формула изобретения

Буферное запоминающее устройство, содержащее М (где М - целое число) блоков памяти, (п+1)-разрядный счетчик адреса, где (п+1) - целое число, l-log,M), пер вый элемент И, первый и второй дешифраторы, Н ключей, М

триггеров, первую и вторую группы элементов И, первый и второй элементы НЕ и первый блок сравнения с константой, причем информационные входы и выходы блоков памяти соответствен- ;но объединены и являются информаци- |онными входами и информационными вы- |ходами устройства, выходы п младших разрядов счетчика адреса соединены с входами с первого по п-й первого блока сравнения с константой и адресными входами блоков памяти, входы разрешения записи-чтения которых подключены к одноименным выходам первого .дешифратора, вход стробирования которого соединен с входом стробирования первого блока сравнения с константой и является входом стробирования устройства, информационные входы перво- гго и второго дешифраторов подключены jK выходам 1:старших разрядов счетчи- ка адреса, выход первого блока срав- jнения с константой соединен с входом :стробирования второго дешифратора, выходы которого подключены к первым входам элементов И с второго по М-й первой группы, вход питания каждого блока памяти соединен с выходом одноименного ключа, вход управления которого подключен к выходу одноименного триггера, вход установки в 1 которого соединен с выходом одноименного элемента И первой группы, вход установки в О первого триггера подключен к выходу первого элемента И рторой группы, первые входы элементов И с по М-й второй группы соединены соответственно с выходами с М-го по 1-й первого дешифратора, входы напряжения питания ключей объединены и являются входом напряжения питания устройства, информационный вход первого триггера является первым установочным входом устройства, информационные входы триггеров с второго по М-й объединены и являются вторым установочным входом устройства, входы синхронизации триггеров объединены и являются третьим устаг новочным входом устройства, отличающееся тем, что, с целью снижения потребляемой устройством мощности и расширения области применения устройства за счет обеспечения чтения в режиме последним вошел - первым вьш1ел, в устройство введены второй блок сравнения с константой, третий депшфратор, (п+1+1)-разрядный

4170406

счетчик ячеек памяти, третья группа элементов И, с первого по третий формирователи импульсов, с первого по пятый элемент И, с первого по третий элементы ИЖ, элемент задержки, элемент ИЛИ-НЕ и группа элементов ИЛИ, причем входы установки в О триггеров с второго по М-й соединены с вы

10 ходами элементов ИЛИ группы, первые входы которых подключены к выходам третьего дешифратора, информационные входы которого соединены с выходами 1 старших разрядов счетчика объема

15 памяти, входами первой группы элемента ИЛИ-НЕ и входами первой группы второго блока сравнения с константой, входы второй группы которого и входы второй группы элемента ИЛИ-НЕ

20 подключены к выходам п младших разрядов счетчика объема памяти, вход сброса которого соединен с входами синхроьгазации триггеров и первым входом второго элемента ИЛИ, выход ко25 торого подключен к входу сброса счетчика адреса, выход заема которого соединен с входом элемента задержки, выход которого подключен к второму входу второго элемента ИЛИ, третий

30 вход которого соединен с выходом первого формирователя импульсов, вход которого соединен с выходом первого элемента И, первым входом первого элемента И первой группы, вторыми входами элементов И с первого по ()-й второй группы и первым входом пятого элемента И, выход которого подключен к первому входу первого элемента ИЛИ и первому входу третьего элемента 11ПИ, выход которого соединен с входом обратного счета счетчика ячеек памяти, выход переполнения и вход прямого счета которого подключены соответственно к входу элеме нта ИЛИ-НЕ и к выходу Четверто35

40

го элемента И и второму входу перво- го элемента ИЛИ, выход которого подключен к входу прямого счета счетчика адреса, вход обратного счета которого и второй вход третьего элемента ИЛИ соединены с выходом третьего элемента И, первый вход которого подключен к выходу второго элемента И и первым входам элементов И третьей группы. Вторые входы которых соединены с выходами с первого по (М-1)-й первого дешифратора, вход стробирования тре- , тьего дешифратора подключен к выходу второго формирователя импульсов, вход строби:рования второго блока сравнения

714

с константой, первый вход четвертого элемента И, вторые входы третьего и пятого элементов И соединены с входом стробирования первого дешифратора, выход второго блока сравнения с константой подключен к второму входу первого элемента И первой группы, вторые входы элементов ИЛИ группы соединены с выходами элементов И с второго по М-й второй группы, выходы элементов И третьей группы подключены к третьим входам элементов ИЛИ группы, четвертые входы которых соединены с выходом третьего формирователя импульсов, вход которого подключен к выходу элемента ШШ-НЕ, первые входы первого и второго элементов И подключены к выходу первого элемента НЕ, вход которого,вход втоСоставитель Т.Зайцева Редактор Е.Копча Техред А.Кравчук Корректор в.Бутяга

Заказ 4070/49

Тираж 590

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

70408

рого формирователя импульсов, второй вход четвертого элемента И, вторые входы элементов И с второго по М-й первой группы, второй вход М-го элемента И второй группы и входы записи- чтения блоков памяти объединены и являются первым входом управления режимом работы устройства, второй вход

0 второго элемента И подключен к выходу второго элемента НЕ, вход которого и второй вход первого элемента И объединены и являются вторь1М входом управления режимом работы устройства, 15 выходом окончания чтения которого является выход элемента ИЛИ-НЕ, выходом окончания записи устройства является выход переполнения счетчика ячеек памяти.

Подписное