Устройство для регенерации динамической памяти Советский патент 1988 года по МПК G11C11/401 G11C7/00 

4

со

4 QD

Изобретение относится к вычислительной технике и может быть использовано для регенерации динамической памяти ЭВМ.

Цель изобретения - повьшение-быстродействия памяти.

На фиг. -1 приведена функциональная схема Устройства; на фиг. 2 - функциональная схема блока местного управления; -на фиг. 3 - временная диаграмма работы устройства з режиме регенерации информации.

Устройство содержит первый 1 и второй 2 генераторы тактовых импульсов, первый 3 и второй 4 триггеры, второй 5 и первый 6 шинные формирователи, блок 7 местного управления, счетчики 8, дешифратор 9, шифратор 10, регистр 11, элемент И 12, элемент ИЛИ 13. На фиг. 1 также изображены элементы ЭВМ, взаимодействующие с устройством: центральный процессор 14 и оперативная память 15. Кроме- тогоJycтpoйcтвo содержит выход 16 требования прямого |п,оступа к памяти (ПДП) процессора 14, вход 17 предоставления ОДП, вых-од 18 подтверждения захвата канала (ПЗ), адресные выходы 19, входы-выходы 20 управления памятью, группу выходов 21 и группу входов 22 блока 7 местного управления, вход 23 режима работы бло- -ка 7 местного управления каналом, выход 24 сигнала синхронизации, выход

25сигнала разрешения записи, выход

26сигнала стробирования, выход 27 сигнала сброса, синхровход 28 блока 7 местного управления.

Блок 7 местного управления, содержит элементы ИЛИ - НЕ 29-33, элемент НЕ 34, одновибратор 35, элементы И 36-39, триггеры 40-44, элементы И-НЕ 45-47, элемент 48, одновибратор 49 и резистор.

Устройство работает следукжцим образом.

В исходном состоянии триггеры 3 и 4, а также триггеры 40-42, 44 сброшены, триггер 43 взведен. В старшие разряды счетчиков записаны соответственно коды 11...11,11..10,... 00..00 (цепи обнуления и начальной установки не показаны). Импульсы с выхода генератора 2 через элемент И поступают на счетные входы счетчиков 8.

В режиме регенерации сигнал с инверсного выхода триггера 4 разрешает прохождение импульсов с выхода генератора 2 через элемент И 12 на счет0

5

0

5

0

5

0

5

0

5

ные входы счетчиков 8. При переполнении одного из счетчиков 8 сигнал с выхода его последнего разряда через элемент ИЛИ 13 поступает на вход установки триггера 3. Одновременно на выходе шифратора 10 устанавливается код счетчика 8 (от О до п), соответствующий коду адреса строки тех ячеек оперативной памяти, для которых истекает время хранения информации и требуется регенерация.

По переднему фронту импульса первого генератора 1 устанавливается триггер 3, на его прямом выходе 16 вырабатывается сигнал требования прямого доступа. Центральный процессор 14 приостанавливает выполнение операций, освобождает адресную 1Ш1ну 19 и вьодает ответный сигнал на вход 17 ЦДП, устанавливающий триггер 4, который, в свою очередь, сбрасывает триггер 3, вырабатывает сигнал на выходе 18 ПЗ, а также открывает шинные формирователи 5 и 6.

Сигнал с инверсного выхода триггера 4 запрещает прохождение импульсов генератора 2 через элемент ИЛИ 12 на входы счетчиков 8. Сигнал с прямого выхода триггера 4 поступает в блок 7 .местного управления и разрешает установку триггера 40, который взводится после завершения текущего цикла обращения к оперативной памяти и снятии сигналов синхронизации активного устройства (СИЛ), синхронизации пассивного устройства (сип), поступающих на входы 22, положительным перепадом тактового импульса (ТИ) от генератора 1. Сигнал регенерации (РГН) с прямого выхода триггера 40 поступает через шинньм формирователь 6 в оперативную память 15 и остается активным в течение всего времени регенерации.

Следующими тактовыми импульсами последовательно взводится триггер 42, сбрасывается триггер 43 и взводится триггер 44. Сигналы с инверсного выхода триггера 43 и прямого выхода триггера 44, собранные на элементе ИЛИ 48, формируют сигнал СИЛ, а собранные на элементе И 38 формируют сигнал ВВОД, Сигналы СИЛ и ВВОД поступают в оперативную память 15 через шинный формирователь 6 вместе с кодом адреса строки с выхода шинного формирователя 5. Одновременно кбд адреса строки поступает на ии({)орма1щон- ные входы регистра 11.

Запись в регистр 11 происходит по переднему фронту сигнала на выходе 24 поступающего из блока 7. В ответ ка сигнал ввод оперативная память 15 формирует -сигнал СИП, поступающий на информационный вход триггера 41, который очередным ТИ устанавливается в единичное состояние, разрешая установку триггера 43 следующим ТИ. При этом снимается сигнал ВВОД, в ответ на которьй оперативная память 15 снимает сигнал СИП.

Триггер 41 сбрасывается очередным ТИ, а следую дим ТИ сбрасывается триггер 44 и снимается сигнал СНА. Од- новибратор 35 вьщеляет задний фронт и формирует на выходе 26 блока 7 одиночный импульс, который поступает на управляющий вход дешифратора 9, обнуляя тем самым счетчик 8, соответствующий коду, хранящемуся в регистре 11. Одновибратор 49 выделяет передний фронт и формирует импульс отрицательной полярности, обнулякщий триггер 40 а через элемент НЕ 34 и триггер 4, Снимаются сигналы РГН и ПЗ, цикл пегенерации закончен.

Таким -же образом может осуществ- ляться регенерация для любой строки оперативной памяти 15. Если же в процессе работы устройства ни один из счетчиков 8 не переполнен, т.е. время хранения информации ни для одной строки оперативной памяти не вьшшо, то работа устройства происходит следующим образом.

; В режиме обращения к оперативной памяти 15 процессор 14 устанавливает на адресной шине код адреса ячейки памяти, а на управляющей пшне вырабатывает сигналы управления, поступающие в блок 7 управления с входов 22: канальный сигнал синхронизации пассивного устройства (КСИП), канальный, сигнал выбора внешнего устройства (КВУ). Мпадшие разряды кода адреса, являющиеся кодом адреса строки, по сигналу с выхода 24 блока 7 при

наличии разрешающего сигнала на его выходе 25 записываются з регистр 11. Запрещающий запись в регистр 11 сигнал появляется на выходе 25 блока 7 при обращении -процессора 1А не к оперативной памяти 15, а к регистрам внешних устройств. При этом не формируется сигнал на выходе 26 блока 7 управления.

Q

5 0 5

„

« c

5

0

5

Так как при обращении к оперативной памяти 15 происходит регенерация всех ячеек памяти с заданным адресом строки, то по окончанию цикла обращения к оперативной памяти 15 по сигналу с выхода 26 блока 7 сигналом с выхода дешифратор 9 происходит обнуление счетчика 8, порядковый номер которого совпадает с кодом адреса строки. Хранящимся в регистре 11. Запрос на регенерацию ячеек оперативной памяти 15 с данным адресом строки может поступить теперь с выхода данного счетчика 8 только через время Тр при условии, что за это время процессор 14 больше не обратится к ячейкам с этим адресом строки.

Таким образом, текущие коды счетчиков определяют допустимое время хранения информации для каждой строки оперативной памяти 15..При обращении процессора 14 к оперативной памяти 15 и процессе работы происходит обнуление счетчика 8, соответствующего коду адреса выбранной строки, что исключает лишние циклы регенерации.

Формула изобретения

Устройство для регенерации динамической памяти, содержащее первый и второй генераторы тактовых импульсов, первый и второй триггеры, первый и второй шинные формирователи, элемент ИЛИ, причем выход первого генератора тактовых импульсов подключен к син- хровходу первого триггера, выход которого является выходом требования прямого доступа к памяти устройства, прямой выход второго триггера является выходом Подтверждение захвата канала устройства и подключен к входу сброса первого триггера и управляющим входам первого и второго шинных |формирователей, выходы которых являются соответственно выходами управления памятью и адресными выходами j устройства, вход установки второго триггера является входом предоставления прямого доступа к памяти уст- ройства, отличающееся тем, что, с целью повышения быстродействия памяти, оно содержит группу счетчиков, регистр, дешифратор, шифратор, блок местного управления и элемент И, выход которого подключен к счел-ным входам счетчиков группы,

входы- сброса которых подключены к со- ;ответствующим выходам дешифратора, |информаи;ионные входы- которого подклю- 1чены к выходам регистра, информационные входы -которого подключены к.выходам второго шинного формирователя, Информационные входы которого подключены к выходам шифратора, входы которого подключены к выходам счетчиков руппы и входам элемента ИЛИ, выход которого подключен к информационному входу первого триггера, выход второго генератора тактовых импульсов подключен к первому входу элемента И, второй вход которого подключен к ин- зерсному выходу втЬрого триггера, вы- чоды сигналов сброса, разрегаения записи, синхронизации и стробир ования блока местного управления подклю шны соответственно к входу сброса второго триггера, входу разрешения, син- хровходу регистра и управляющему входу дешифратора, синхровход блока местного управления подключен к выходу первого генератора тактовых импульсов,

выходы группы сигналов управления памятью блока местного управления подключены к входам первого шинного формирователя, входы группы сигналов управления памятью блока местного управления являются соответствукщими входами устройства, вход режима работы блока местного управления подключен к прямому выходу второго триггера.

inJlJLJlJlJULJlJbTJVl-rL

Изобретение относится к вычислительной технике и может быть использовано для регенерации динамической памяти ЭВМ. Целью изобретения являетг- ся повышение быстродействия памяти. Устройство содержит генераторы 1, 2 тактовых импульсов, триггеры 3, 4, шинные формирователи 5, 6, блок 7 местного управления, счетчики 8,- 8, дешифратор 9, шифратор 10, регистр 11, элемент И 12, элемент ИЛИ 13. В устройстве текущие коды счетчиков определяют допустимое время хранения информации для каждой строки оперативной памяти 15. При обращении процессора 14 к оперативной памяти 15 в процессе работы происходит обнуление счетчика 8, соответствующего коду ад- g реса выбранной строки, что исключает лишние циклы регенерации. 3 ил. (Л

2f

9u.t. 3