Постоянное запоминающее устройство Советский патент 1988 года по МПК G11C29/00 G11C11/40 

(Л

со со

05

00

4

Изобретение относится к вычислительной технике, а именно к эапоми- на1сяцим устройствам, и может быть использовано при проектировании микросхем ПЗУ и ППЗУ.

Цель изобретения - упрощеште устройства.

На чертеже представлена блок-схема предлагаемого постоянного запоминающего устройства (ПЗУ).

Устройство содержит накопитель 1, дешифраторы слов 2 и разрядов 3, селектор 4, блок 5 сравнения, блоки б коммутации, логические элементы 7, которые могут реализовывать функцию ГШИ imH функцию И, адресные входы 8 устройства, входы 9 программирования блока 5.

Перед началом эксплуатации ПЗУ в накопитель тем или иным способом (с помощью программирования фотошаблоном, пережиганием плавких перемычек и т.д.) записьгоается необходимая информация, которая в дальнейшем не изменяется. Затем производится тестирование, в результате ко-

- дах информация неисправна. Указа блоки 6 формируют на выходе сигн логического О, а остальные (со ветствующие неисправным разрядам

остаются в состоянии . Эти си

торого определяются адреса тех дефектных элементов памяти, которые выдают неправильную информацию: вместо 30 лы поступают па вторые входы эле О на выходе появляется 1 ипи наоборот. Адреса этих элементов памяти с помощью, например, плавких перемычек записьшаются в блок 5. Для проментов ИЛИ 7. Последние, на втор входах которых , инвертируют ступившую па их первые г иходы неи ную информацию. Элементы 7, на в

элементов памяти могут носить,один вид - не записывается 1. Исправление информахдаи в ПЗУ с таким видом

дефектов может быть произведено, если элемент 7 заполняет функцию ИЛИ.

Устройство работает следующим образом.

При появлении на входах 8 адреса

считываемого п-разрядного слова на п выходах селектора 4 появляется информация, считанная из накопителя 1, соответствующая данному адресу. Адрес также поступает на-входы блока

5, который сравнивает его с адресами наисправных элементов памяти, которые бьши ранее в него записаны. Если поступивший адрес совпадает с одним или несколькими адресами,

записанньми в блоке 5, то он подает на блок 6 сигналы, относящиеся к тем адресам, которые совпадают с поступившим адресом, свидетельствующие о том, что в соответствующих разрядах информация неисправна. Указанные блоки 6 формируют на выходе сигнал. логического О, а остальные (соответствующие неисправным разрядам)

лы поступают па вторые входы эле

остаются в состоянии . Эти сигналы поступают па вторые входы эле

лы поступают па вторые входы эле

ментов ИЛИ 7. Последние, на вторых входах которых , инвертируют поступившую па их первые г иходы неисправную информацию. Элементы 7, на вто

Изобретение относится к вьг1ислительной технике, а именно к запоминающим устройствам, и может быть использовано при проектирован1га микро-: схем ПЗУ и ППЗУ. Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что устройство содержит логические элементы 7, выполняющие функцрпо И или ИЛИ, с соответствующими связями. Элементы 7 по сигналу от блоков 6 коммутации производят инвертирование информации в том разряде, в который поступила из накопителя 1 ложная информация. Таким образом производится ее исправление. 1 ил.

ведений этой, записи на адресные.входы 35 рых входах которых О, пропускают 8 устройства подается адрес неисправного элемента памяти, а на один из : входов 9, относящийся к тому из п разрядов, где п - разрядность ПЗУ (количество его выходов), в котором находится.неисправный элемент памяти, подается сигнал, осуществляющий пережигание соответствутощих перемычек . Последовательно в блок 5 заносятся адреса всех неисправных элементов памяти. Количество неисправных элементов памяти не должно превышать то количество, на которое рассчитана емкость памяти блока 5. В

на выход информацию с .первого входа без изменений. Такш- образом, на выходах 10 ПЗУ появляется исправленная информация, соответствующая тому

40 что записьшалось в ПЗУ.

Если все дефекты элементов памяти вызывают ложное считывание 1 из накопителя 1, то их исправление производится аналогично предьдущему

45 случаю, но с иснользованием элементов И 7 ,

Блоки 6 в качестве сигнала о неисправности должны давать О , а для

противном случае ПЗУ отбраковьгоается. jg разрядов с правильной информацией - После записи адресов неисправных 1. элементов памяти в блок 5 ПЗУ устройство готово к работе.

Перед проведением программирования накопителя 1 ПЗУ все элементы па-

Формула изобретения

Постоянное запоминающее устройство, содержащее дешифраторы слов и разрядов, входы которых являются адресными входами устройства, накопитель, селектор, п блоков коммутации, где П - разрядность устройства,блок

мяти в нем находятся в одном состоянии, например О, которому соответствуют непережженные перемычки в элементах памяти. Поэтому все дефекты

рых входах которых О, пропускают

на выход информацию с .первого входа без изменений. Такш- образом, на выходах 10 ПЗУ появляется исправленная информация, соответствующая тому,

что записьшалось в ПЗУ.

Если все дефекты элементов памяти вызывают ложное считывание 1 из накопителя 1, то их исправление производится аналогично предьдущему

случаю, но с иснользованием элементов И 7 ,

Блоки 6 в качестве сигнала о неисправности должны давать О , а для

разрядов с правильной информацией - 1.

Формула изобретения

Постоянное запоминающее устройство, содержащее дешифраторы слов и разрядов, входы которых являются адресными входами устройства, накопитель, селектор, п блоков коммутации, где П - разрядность устройства,блок

314396844

-сравнения, первая группа информацион-ственно к входам блоков коммутации, ных входов которого подключена соот-отличающееся тем, что, ветственно к входам дешифратора раз-с целью упрощения устройства, в него рядов, выходы которого соединены с .введены п логических элементов, вы- входами управления коммутацией се-полняющих функцию ИЛИ или И, первые лектора, информационные входы кото-входы которых соединены с выходами рого подключены к разрядным шинамселектора, вторые входы - с выхода- накопителя, словарные шины которогоми соответствующих блоков коммута- подключены к выходам дешифратора слов,1о ции,а выходы являются информацион- входы программирования блока сравне-ными выходами устройства, вторая ния являются входами записи адресовгруппа информационных входов блока неисправностей устройства, выходысравнения подключена соответственно блока сравнения подключены соответ-к входам дешифратора слов.