Устройство для выравнивания порядков чисел Советский патент 1989 года по МПК G06F7/38 

00

ч

00

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических уйтройств цифровых вычислительных машин для обработки чисел с плавающей запятой, работающих в системах счисления с большими основаниями.

Целью изобретения является повышение быстродействия.

На фиг.1 представлена схема устройства для выравнивания порядков чисел, на фиг.2 - схема блока сравнения и выработки управляющих сигналов; на фиг.З схема блока сдвига.

Устройство содержит входы 1 и 2 разрядов порядка первого и второго чисел устройства .соответственно, входы 3 и А мантиссы первого и второго чисел устройства соответственно, блок 5 сравнения и выработки управляющих сигналов,первый 6 и второй 7 блоки сдвига соответственно, первый 8 и второй 9 элементы ИЛИ соответственно, первый 10 и второй 11 блоки элемен- тов И соответственно, выходы 12 и 13 мантисс первого и второго чисел уст-

ройства соответственно, выход порядка числа устройства.

Блок 5 сравнения и выработки управляющих сигналов (фиг.2) содержит матрицу элементов И 15, первую 1б и вторую 17 группы входов и первую 18 и вторую 19 группы выходов.

Блок сравнения и выработки управляющих сигналов представляет собой одноуровневую комбинационную логическую схему, отображающую таблицу определения разности двух чисел. В соответствии с этим, для получения разности двух чисел используется таблица, которая составлена так, что ее строки соответствуют всевозможным значениям порядка q первого числа, а ее столбцы - значениям порядка q второго числа. В каждой позиции этой таблицы записано точное значение разности порядков чисел, имеющей место при соответствующих этой позиции цифрах Чт И q.. Значение разности порядков соответствует j-му сигналу сдвига мантиссы первого и второго чисел.

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных устройств обработки информации с плавающей запятой для высокопроизводительных вычислительных систем, работающих в системах счисления с большими основаниями. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что устройство для выравнивания порядков чисел, содержащее блок 5 сравнения и выработки управляющих сигналов, блоки 6 и 7 сдвига и блоки 10 и 11 элементов И, содержит элементы ИЛИ 8 и 9 с соответствующими связями. 1 з.п. ф-лы, 3 ил.

:2± I ± I lLl il illI 2lil iI2iCL Ll ± l I iL L I :i i

Блок 6(7) сдвига (фиг.З) состоит из m групп двухвходовых элементов И 20, Каждая группа содержит

для m i m - 8, для m - tf i О.

ri -« « I j

S.-Jm- i + 1, -|6-f1,

элементов И. Первые входы каждого элемента И 20 в группе (т - еГ г: i 4 0) соединяются соответственно ° с i + сГ (включая i-й) старшими разрядами 14нформационного входа 21 блока сдвига и со всеми старшими разрядами информационного входа 21 блока сдвига, начиная с i-ro, для m 4i т - tT . Вторые входы каждого j-го элемента И 20 группы соединены с соответ

ствующим входом 22 задания величины сдвига группы блока сдвига, выходы элементов И 20 групп объединены и являются выходами соответствующих разрядов блока сдвига (т и d соответственно числа разрядов мантиссы и максимальная абсолютная величина разности порядков).

Проводное объединение выходов элементов в устройстве и его блоках выполняет логическую функцию ИЛИ.

Устройство для выравнивания порядков чисел работает следующим образом.

С входов 1 и 2 порядок q,. первого и порядок второго чисел поступают на входы 1б и 17 групп блока 5 сравнения и выработки управляющих сигналов, на выходах 18 или 19 групп которого, в соответствии с таблицей, вырабатывается j-й сигнал стробирова ния информации, поступающей с входов 3 и мантисс соответственно на входы 21 блоков 6 и 7 сдвига. Если q 1 qi,; то управляющий j-й сигнал

41 ч,- то управляющий j-и сигнал с выходов 18 блока 5 сравнения и выработки управляющих сигналов поступает на j-й вход 22 блока 7 сдвига и тем самым осуществляет сдвиг манна q ,: - q ,, j

2j элемента

тиссы второго числа г,а разрядов вправо. А с выхода ИЛИ 8 сигнал поступает как сигнал j О на вход 22 группы блока 6 сдвига и стробирует мантиссу первого числа без сдвига.

Таким образом, на выходах 12 и 13 устройства для выравнивания порядков чисел получают без изменения мантиссу первого числа и сдвинутую на j разря

дов мантиссу второго числа. В против- 25 га, отличающееся, тем.

ном случае, при qij q j вырабатывается j-й управляющий сигнал на выходах. 19 блока 5 сравнения и выработки управляющих сигналов, который поступает на j-и вход 22 группы блока 6 сдвига мантисс и через элемент ИЛИ 9 на первый вход 22 группы блока 7 сдвига мантисс, обеспечивая тем самым сдвиг на q JJ - q : j разрядов мантиссы первого числа и оставляя без изменения мантиссу второго числа. За порядок результата, при выполнении операции выравнивания порядков чисел, принимается больший из порядков исходных чисел, получаемый на выходах с блоков 10 и 11 элементов И, которые стробируются соответственно сигналами с выходов элементов ИЛИ 8 и 9.

Таким образом, на выходах 12 и 13 устройства для выравнивания порядков чисел за один такт получают выравненные мантиссы первого и второго чисел, а на выходе - порядок этих чисел.

Формула изобретения

10

20

098736

сравнения и выработки управляющих сигналов и с входами разрядов первого входа первого блока элементов И, выход которого объединён с выходом второго блока элементов И и является выходом порядка числа устройства, входы разрядов порядка второго числа устройства соединены с соответствующими входами второй группы блока сравнения и выработки управляющих сигналов и с входами разрядов первого входа второго блока элементов И, входы мантиссы первого и второго чисел устройства соединены соответственно с информационными входами первого и второго блокдв сдвига, выходы которых являются соответственно выходами мантисс первого и второго чисел устройства , выходы .первой и второй групп блока сравнения и выработки управляющих сигналов соединены соответственно с входами задания величины сдвига группы второго и первого блоков сдви15

5

0

0

0

е

что, с целью повышения быстродействия, оно содержит первый и второй элементы ИЛИ, причем выходы первой группы блока сравнения и выработки управляющих сигналов соединены .соответственно с входами первого элемента ИЛИ, выход которого соединен с вторым входом первого блока элементов И и с первым входом задания величины сдвига группы первого блока сдвига, выходы второй группы блока сравнения и выработки управляющих сигналов соединены соответственно с входами второго элемента ИЛИ, выход которого соединен с вторым входом второго блока элементов И и с первым входом задания величины сдвига группы второго блок,а сдвига.

in.

j-выход первой группы (j V 1) блока сравнения и выработки управляющих сигналов соединен с объединенными выходами элементов И (j+K)-n строки (К+1)-го столбца матрицы (К О - q 1 + 1 - 3), i-выход второй

/

/К7

Uir

TSl

MJr-

tU

75

(i 1 - q ,п + ) блока сравгруппы

нения и выработки управляющих сигналов соединен с объединенными выходами элементов И (i+P)-ro столбца (Р+1)-й строки матрицы (Р О + + 1 - i).

AJ

N

2n

2;:

s

;

}n

1-j :

2V

V-g3/y

fl. X

J-Z

-7

/g-/

//7

-

ife.Z

esK

is

«I €