Буферное запоминающее устройство Советский патент 1990 года по МПК G11C19/00 

315

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, устройствах цифровой обработки информации, цифровых звуковоспроизводящих устройствах и в качестве линии задержки с перестраиваемой задержкой.

Цель изобретения - расширение области применения устройства за счет организации циклического последовательного доступа к ячейкам блока памяти.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит блок 1 памятиs счетчики 2-4, дешифратор 5 считыва

ния, дешифратор 6 записи, блоки 7 и

о сравнения, гер 11 .

Устройство работает следующим образом.

По переднему фронту сигнала установки счетчики 2 и 3 устанавливаются в нулевое состояние, в счетчике- 4 младший разряд устанавливается в единичное состояние, а остальные разряды - в нулевое. По приходу стробов считывания и записи счетчики 2 и 3 подсчитывают их, осуществляя тем самым совместно с дешифраторами последовательный доступ к ячейкам блока памяти. Показания счетчика 4 всегда будут на единицу больше показаний счетчика 3, что достигается с помощью начальной установки. Показания счетчиков 3 и 4 сравниваются с показаниями счетчика 2 с помощью блоков 7 и 8 сравнения соответственно. При совпадении показаний блока сравнения генерируют сигнал нулевого уровня, который запретит поступление стробов записи или считывания в зависимости от того, какой блок сравнения выработал сигнал запрета. Сигнал запрета с помощью элемента И исключает возможность срабатывания счетчиков от поступающих стробов, а также является сигналом управления для внешних устройств. Организация запретов позволяет исключить ситуацию, когда будут считываться ячейки, в которые не была записана информация, а также запись в те ячейки, из которых информация не была считана.Триггер 11 служит для сохранения информации в шине данных до прихода следующего строба записи И. В триггере 11 отпадает необходимость, если инс.ср

элементы И 9 и 10 и триг- ним оба эти устройства. Возьмем слу20

25

30

35

40

45

50

55

чай, когда скорость V3 записи и скорость Vc считывания величины постоянные и V3 больше Vc, тогда для первого устройства объем 1 , памяти, необходимый для буферизации информаци будет равен

1 , Т V3

где Т - длительность непрерывного поступления информации. Для предлагаемого устройства необходимый объем II памяти будет ЕН

Iz T (V,-Ve), тогда

L I,/I4 V3/(V3-VC),

а для случая, имеем:

когда Vc оольше V,

11 2Т (VC-V3 ; 14 Т (VC-V3K

L

V4

В формуле для определения I, появляется цифра 2 за счет того, что необ- ходимо иметь два массива памяти для одновременной записи и считывания,, Таким об.разом, налицо более эффек- / тивное использование памяти.

Предлагаемое устройство позволяет организовать пересечение во времени процессов записи и считывания, причем выборка ячеек бпока памяти осуществляется последовательно и циклически, что позволяет в одном массиве памяти произвопить одновременно и запись и считывание, ч го приводит

0

5

формация в ячейки блока памяти будет записываться по переднему фронту сиг- нала выборки, который поступает с дешифратора 6. .Ячейки памяти могут быть выполнены в виде D-григгера, имеющего вход синхронизации по переднему фронту синхроимпульса.

Предлагаемое устройство требует одного запоминающего устройства, общий объем памяти которого в L раз меньше по сравнению с общим объемом двух запоминающих устройств, служащих отдельно для записи и отдельно для считывания. Коэффициент L может быть различным в зависимости от средней скорости V3 Ср записи и средней скорости V,

с.ср

с чит ыв ан ия. Ср а вним оба эти устройства. Возьмем слу

чай, когда скорость V3 записи и скорость Vc считывания величины постоянные и V3 больше Vc, тогда для первого устройства объем 1 , памяти, необходимый для буферизации информации. будет равен

1 , Т V3

где Т - длительность непрерывного поступления информации. Для предлагаемого устройства необходимый объем II памяти будет ЕН

Iz T (V,-Ve), тогда

L I,/I4 V3/(V3-VC),

а для случая, имеем:

когда Vc оольше V,

40

11 2Т (VC-V3 ; 14 Т (VC-V3K

L

V4

В формуле для определения I, появляется цифра 2 за счет того, что необ- ходимо иметь два массива памяти для одновременной записи и считывания,, Таким об.разом, налицо более эффек- / тивное использование памяти.

Предлагаемое устройство позволяет организовать пересечение во времени процессов записи и считывания, причем выборка ячеек бпока памяти осуществляется последовательно и циклически, что позволяет в одном массиве памяти произвопить одновременно и запись и считывание, ч го приводит

к более эффективному использованию памяти.

Формула изобретени Буферное запоминающее устройство содержащее блок памяти, дешифратор считывания, дешифратор записи, первая группа адресных входов блока памяти соединена соответственно с выходами дешифратора считывания, вторая группа адресных входов блока памяти соединена соответственно с выходами дешифратора записи, информационный вход блока памяти является информационным входом устройства, отличающееся тем, что, с целью расширения области применения устройства за счет возможности циклического последова- тельного доступа к ячейкам блока памяти, в устройство введены три счетчика, два блока сравнения, два элемента И и триггер, информационный вход которого соединен с инфор- мационным входом устройства, вход записи триггера соединен с первым входом первого элемента И и является входом записи устройства, второй

вход первого элемента И соединен с выходом первого блока сравнения и является входом запрета записи устройства, выход триггера соединен с входом записи блока памяти, входы дешифратора считывания соединены с выходами первого счетчика, с первыми входами первого и второго блоков сравнения, вторые входы второго блока сравнения соединены с ,

входами дешифратора записи и с выходами второго счетчика, установочный вход которого соединен с установочными входами первого и третьего счетчиков и является установочным входом устройства, второй вход первого блока сравнения соединен с выходом третьего счетчика, счетный вход которого соединен с счетньм входом счетчика и выходом первого элемента И, счетный вход первого счетчика соединен с выходом второго элемента И, первый вход которого соединен с выходом второго блока сравнения и является входом запрета считывания устройства,второй вход второго элемента И является входом считывания устройства.

Изобретение относится к вычислительной технике и может использоваться в вычислительных системах, устройствах цифровой обработки сигналов, цифровых звуковоспроизводящих устройствах, в качестве линии задержки с перестраиваемой задержкой и позволит эффективно использовать объем памяти, а также расширить функциональные возможности. Целью изобретения является расширение области применения устройства за счет организации циклического последовательного доступа к ячейкам блока памяти. Буферное запоминающее устройство содержит блок памяти 1, дешифратор считывания 5, дешифратор записи 6. Введение в устройство трех счетчиков 2, 3, 4, двух блоков сравнения 7,8, двух элементов И 9,10 и триггера 11 позволило производить в одном массиве одновременно запись и считывание, т.е. более эффективное использовать память и расширить функциональные возможности. 1 ил.