Устройство управления для доменной памяти Советский патент 1990 года по МПК G11C11/14 

ел о а о чэ

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления для запоминающих устройств на цилиндрических магнитных доменах.

Цель изобретения - расширение области применения устройства за счет предварительной буферизации записываемых и считываемых данных.

На чертеже приведена структурная схема устройства управления для доменной памяти

Устройство управления содержит сдвигающий регистр 1 карты годности, первый 2 и второй 3 элементы И, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной памяти выходной сдвигающий регистр 9, буферный регистр 10, первый 11 и второй 12 мультиплексоры, селектор 13, группу 14 блоков оперативной памяти, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17.

На схеме показаны генератор 18 прямоугольных импульсов, блок 19 задержки, накопитель 20 с блоками 21 доменной памяти, первая группа входов-выходов 22 данных устройства, вход 23 начальной установки устройства, входы режимов чтения 24 и записи 25 устройства, группа адресных входов 26 устройства и вход 27 опроса устройства.

Устройство работает следующим образом.

Перед началом режимов записи и чтения по входу 23 подается сигнал начальной установки.

В режиме записи по группе входов-выходов 22 заносится число в регистр 7 числа, код адреса по группе адресных входов 26 заносится в регистр 16 адреса, на входе 25 присутствует сигнал режима записи, а на вход 27 адреса поступает сигнал переводящий триггер 6 в состояние логической 1. Блоком 19 задержки формируется временная диаграмма работы устройства. С помощью триггера 6 и элемента ИЛИ 17 формируется импульс требуемой длительности, запускающий блок 19 задержки. По сигналам с выходов блока 19 задержки в накопитель 20 передается код адреса массива данных, а коды слов массива из регистра 7 числа заносятся в блок буферной памяти. После заполнения блока 8 буферной памяти массивом данных по сигналу с блока 19 задержки из блоков 21 доменной памяти считываются коды карг годности.

Карты годности поступают на входы данных первого мультиплексора 11 и поочередно заполняют буферный регистр 10,данные из которого затем поступают в сдвигающий регистр 1 карты годности. После заполнения сдвигающего регистра 1 карты годности на входы управления сдвигом этого регистра и накопительного сдвигающего регистра 4 начинают поступать

импульсы сдвига с генератора 18 Из блока 8 буферной памяти в выходной сдвигающий регистр 9 заносятся коды чисел, которые затем поразрядно поступают на соответствующий вход второго элемента И 3 и стро0 бируются разрядами соответствующей карты годности с выхода сдвигающего регистра 1. После заполнения накопительного сдвигающего регистра 4 слово через селектор 13 передается в соответствующий блок

5 группы 14 блоков оперативной памяти. Здесь осуществляется предварительная буферизация массива данных перед записью его в соответствующий блок 21 домечной

0 памяти Номер блока из группы 14 задается дешифратором 15

После записи очередного слова в соответствующий блок оперативной памяти бу5 ферный регистр 10 и накопительный сдвигающий регистр 4 сбрасываются в начальное состояние сигналом со счетчика 5 В буферный регистр 10 через мультиплексор 11 заносятся карты годности из очеред0 14) го блока 21 доменной памяти. Осуществляется запись массива данных в соответствующий блок оперативной памяти группы 14 в соответствии с картами годности После окончания формирования масси5 ва в группе 14 блоков оперативной памяти он переписывается в накопитель 20 доменной памяти

В режиме чтения информации в регистр 16 адреса заносится сод адреса мас0 сива, по входу 27 поступает сигнал адреса устройства, переводящий триггер 6 в 1 На блоке 19 задержки с помощью триггера 6 формируется импульс требуемой для режима записи длительности И,- блоков 21 до5 менной памяти в блоки оперативной памяти группы 14 заносятся массигы данных После накопления массива через мультиплексор 11 в буферный регистр 10 и затем в соответствующий регистр 1 передаются

0 слова карт годности. Поочередно осуществляется выборка из блоков оперативной памяти группы 14 с помощью второго мультиплексора 12, управляемого дешифратором 15 Слова поступают в накопительный

5 сдвигающий регистр 4 и в соответствии с картами годности через первый элемент И 2 заносятся в блок 8 буферной памяти. После окончания формирования массива данных в блоке 8 буферной памяти осуществляется его выдача словами через регистр 7 числа на группу входов выходов 22 дччных устройства.

Таким образом, изобретение позволяет расширить область применения устройства управления.поскольку предварительная буферизация обеспечивает возможность наращивания числа параллельно работающих блоков доменной памяти и создает условия для асинхронной передачи слов из накопителя домечной памяти

Формула изобретения Устройство управления для доменной памяти, содержащее сдвигающий регистр карты годности первый и второй элементы И, накопительный сдвигающий регистр, счетчик, триггер, регистр числа, блок буферной памяти и выходной сдвигающий регистр, причем выход сдвигающего регистра карты годности подключен к первому входу второго элемента И, группа выходов блока буферной памяти соединена с группой разрядных входов выходного сдвигающего регистра, выход второго элемента И подключен к первому разрядному входу накопительного сдвигающего регистра, первая группа входов-выходов регистра числа является первой группой входов-выходов данных устройства отличающееся тем, что. с целью расширения области применения за счет предварительной буферизации записываемых и считываемых данных, устройство содержит буферный регистр, первый и второй мультиплексоры селектор, группу блоков оперативной памяти, дешифратор, регистр адреса и элемент ИЛИ, причем группа разрядных входов регистра адреса является группой адресных входов устройства, вход установки в начальное состояние регистра адреса соединен с входом начальной установки устройства, к которому подключены входы установки в начальное состояние регистра числа буферного регистра, сдвигающего регистра карты годности, блока буферной памяти счетчика, накопи тельного сдвигающего регистра, группы блоков оперативной памяти и первый вход элемента ИЛИ второй вход которого является пеовым синхронизирующим входом устройства, выход элемента ИЛИ подключен к входу установки в нулевое состояние триггера, выход которого является управляющим выходом устройства, а вход установки в единичное состояние триггера является входом опроса устройства, вход приема регистра адреса подключен к второму синхронизирующему входу устройства, а разрядные выходы регистра адреса являются адресными выходами устройства, вторая группа входов-выходов регистра числа соединена с группой числовых входов-выходов блока буферной памяти, однобитовый числовой вход которого подключен к выходу

первого элемента И, первый которого соединен с выходом сдвигающего регистра карты годности, второй вход первого элемента И подключен к входу режима чтения

устройства, с которым соединен вход режима чтения блока буферной памяти, вход режима второго мультиплексора и вход режима чтения группы блоков оперативной памяти, третий вход первого элемента И

0 соединен с выходом старшего разряда накопительного сдвигающего регистра, группа разрядных выходов которого подключена к входам данных селектора, группа управляющих входов которого сое5 динена с группой выходов дешифратора, к которым подключены группы управляющих входов первого и второго мультиплексоров, группа входов дешифратора соединена с группой выходов счетчика, счетный вход ко0 торого является третьим синхронизирующим входом устройства, первый управляющий выход счетчика подключен к первому управляющему входу блока буферной памяти, а второй управляющий выход

5 счетчика соединен с входами приема буферного регистра и накопительного сдвигающего регистра, вход управления сдвигом которого подключен к четвертому синхрони- зирущему входу устройства, с которым свя0 заны второй управляющий вход блока буферной памяти и входы управления сдвигом выходного сдвигающего регистра и сдвигающего регистра карты годности, группа разрядных входов которого подклю5 чена к группе разрядных выходов буферного регистра, группа разрядных входов которого соединена с выходами первого мультиплексора, входы данных которого являются входами хранения карт годности ус0 тройства, вход приема регистра числа соединен с пятым синхронизирующим входом устройства, вход режима записи блока буферной памяти подключен к входу режима записи устройства, с ко5 торым соединены второй вход второго элемента И,-вход режима селектора и вход режима записи группы блоков оперативной памяти, группа входов-выходов которой является второй группой вхо0 дов-выходов данных устройства, группа числовых входов группы блоков оперативной памяти подключена к выходам селектора, а группа числовых выходов группы блоков оперативной памяти сое5 динена с входами данных второго мультиплексора, выходы которого подключены к группе разрядных входов накопительного сдвигающего регистра, выход выходного сдвигающего регистра соединен с третьим входом второго элемента И.

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах. Цель изобретения - расширение области применения устройства за счет предварительной буферизации записываемых и считываемых данных. Устройство управления для доменной памяти содержит сдвигающий регистр 1 карты годности, элементы И 2,3, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной памяти, выходной сдвигающий регистр 9, буферный регистр 10, мультиплексоры 11,12, селектор 13, группу блоков оперативной памяти 14, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17. Изобретение позволяет расширить область применения устройства, поскольку предварительная буферизация обеспечивает возможность наращивания числа параллельно работающих блоков доменной памяти и создает условия для асинхронной передачи слов из накопителя доменной памяти. 1 ил.